完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我只使用DDR和UART1配置Zynq 7020。
然后我导入xuartps_low_echo_example并同时创建BSP。 运行该示例时,可以在Putty(115200,8个数据位,1个停止位,无奇偶校验,无流量控制)中正确显示打印的消息。 但是当它试图从UART1读取数据时,它就停留在这一行:while(!XUartPs_IsReceiveData(UartBaseAddress)); 我检查源代码,发现它正在读取0xe000102c处的uart1状态寄存器。 我不知道为什么REMPTY位(bit1)总是被置位。 顺便说一句,uart自我测试的例子很成功。 此外,当我使用microzed的内部linux映像启动时,uart适用于putty。 独立模式有什么问题? test_uart1.zip 4826 KB 以上来自于谷歌翻译 以下为原文 I configure the Zynq 7020 with only DDR and UART1. Then I import the xuartps_low_echo_example and the BSP is created at the same time. When running the example, the printed message can be seen in Putty (115200, 8 data bits,1 stop bit ,None Parity ,None flow control) correctly. But when it try to read data from UART1, it's stuck at the line: while (!XUartPs_IsReceiveData(UartBaseAddress)); I check the source code and found it's reading the uart1 status register at 0xe000102c. I don't know why the REMPTY bit (bit1) is always asserted. BTW, the uart self testing example is successful. Also when I boot with microzed's internal linux image, the uart works well with putty. What's wrong with the standalone mode? test_uart1.zip 4826 KB |
|
相关推荐
2个回答
|
|
|
|
|
|
解决了。
UART1错误地配置为LVCMOS 3.3V。 它应配置为LVCMOS 1.8V。 以上来自于谷歌翻译 以下为原文 Solved. The UART1 is configured to LVCMOS 3.3V by mistake. It should be configured to LVCMOS 1.8V. |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1294浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 05:31 , Processed in 1.292583 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号