完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用XPS上的Zynq自定义菜单,我将FCLK_CLK3设置为1 MHz,用于驱动可编程逻辑中的一个FFT内核。
FCLK_CLK0设置为100 MHz,除了驱动剩余的内核外,还用作Chipscope监视器的采样时钟。 通过监视CLK3信号,我检查时钟频率是1 MHz,因为我使用100 MHz采样频率每个时钟周期获得100个采样。 但是,这只有在我使用SDK将比特流下载到FPGA时才会发生。 当我使用相同的'system.bit'创建Linux启动映像时,我得到CLK3的33 MHz的频率(可能是输入时钟频率)。 我无法理解为什么会发生这种情况,因为位文件是相同的,PS初始配置应该只受该内容的影响。 关于如何正确配置可编程时钟的任何提示?我迫切需要纠正这种行为! 谢谢, P.S。:我正在使用Zedboard和Xilinx 14.3开发工具。 |
|
相关推荐
2个回答
|
|
我正在尝试使用时钟发生器组件生成1MHz时钟,但当我尝试使用时钟向导验证它时出现以下错误:“时钟端口peripheral_64 :: CLK的频率无法使用当前参考时钟生成
请为时钟端口选择不同的频率或输入不同的参考时钟。“ 我没有得到它,我甚至标记了复选框,上面写着'启用全动态范围的时钟频率(ZYNQ-1允许1 MHz到800 MHz)'如果有人能告诉我是否有任何信息,我真的很感激 另外我可以生成1 MHz时钟吗? 我真的需要这个ASAP谢谢你, |
|
|
|
嘿,你有没有设法解决这个问题?
我目前卡在错误的时钟配置上。 我在XPS中将一个PL时钟配置为200 MHz。 当我从SDK刷新硬件并使用FreeRTOS项目时,它运行良好。 当我创建Linux映像时,init脚本似乎错过了,并且未正确配置时钟。 所以我得到默认的50 MHz而不是200 MHz。 我使用的是Zynq板,CPU频率适用于Linux大约100 MHz,尽管它应该是666 MHz。 有任何想法吗? |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1158浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 04:35 , Processed in 1.272785 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号