完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
verilog是图形化需要方便编程，vhdl是代码编程
|
|
|
|
|
|
verilog语法类似C语言，VHDL语言更严谨，语法不像C语言那样。
|
|
|
|
|
|
如果着重于集成电路的设计，则只需Verilog HDL就可以了，若要进行大规模系统设计，则就学习VHDL。
|
|
|
|
|
|
区别不大，verilog更加灵活，VHDL更严谨，多人开发大型项目更规范
|
|
|
|
|
|
VHDL是美国军方组织开发的，而Verilog HDL 则是从一个普通的民间公司的私有财产转化而来。
与VHDL相比，Verilog HDL的最大优点是：它是一种非常容易掌握的硬件描述语言，只要有C语言的编程基础，通过二十学时的学习，再加上一段时间的实际操作，可在二～三个月内掌握这种设计技术。 而掌握VHDL设计技术就比较困难。这是因为VHDL不很直观，需要有Ada编程基础。 |
|
|
|
|
|
其实在使用FPGA亓，两处都是可以的，不同的只是一些语法 的不同，功能与效果上一样的，就看个人喜好了
|
|
|
|
|
|
|
|
|
2019-3-29 12:51:05
评论
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
1064 浏览 1 评论
1885 浏览 0 评论
1865 浏览 1 评论
3286 浏览 5 评论
3614 浏览 9 评论
1067浏览 1评论
如何知道嵌入式电子控制单元 （ECU） 中的RAM使用情况？
1393浏览 1评论
1887浏览 0评论
1208浏览 0评论
1340浏览 0评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3931
淘帖
2918
