完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我无法调试我在2014年制作的项目。所以我做了如下的实验。
我做了两个项目：A和B.Both prj只包含一个counter.Prj A使用crystal clk.Prj B使用由MMCM生成的clk。 结果是我可以使用prj A在板上进行调试，但是在使用prj B进行调试时失败了。 错误消息在图中。 图示意图显示我将clk连接到ILA。 图debug_error显示了HW调试中的错误消息。 以上来自于谷歌翻译 以下为原文 I cannot debug my projects made in 2014.So I did a experiment as below. I made 2 projects:A and B.Both prj only contain a counter.Prj A uses crystal clk.Prj B uses clk which generated by MMCM. The result is I can debug on board using prj A, but failed in debugging using prj B. Error messages are in the figure. Fig schematic shows I connect clk to the ILA. Fig debug_error shows the err messages in the HW debug. 
0
|
|
相关推荐
4个回答
|
|
|
错误似乎是因为你的时钟没有运行。
我看到你有一些计数器位去LED。 加载MMCM设计时，这些LED信号是否会切换？ 如果没有，请确保您的MMCM（sysclk_125m_p / n）时钟正在运行且MMCM未被保持复位状态。 您可能还希望将MMCM锁定状态带到LED。 - Gabor 以上来自于谷歌翻译 以下为原文 The error seems to be because your clock is not running. I see you have some counter bits going to LED's. Are these LED signals toggling when you load the MMCM design? If not, make sure your clock to the MMCM (sysclk_125m_p/n) is running and the MMCM is not being held reset. You might also want to bring the MMCM locked status to LEDs. -- Gabor |
|
|
|
|
|
嗨，JTAG电缆频率是否低于ILA核心频率？
如果不是，请尝试减少jtag的频率，看看它是否有帮助。谢谢，Deepika。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, Is the JTAG cable frequency less than ILA core frequency? If no, try reducing the jtag frquency and see if it helps. Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
感谢您的回复。
LED都在切换。我看到功率增加的电流。显示FPGA正在运行。时钟没问题。 我使用相同的代码在ISE14.7中创建了一个新项目。唯一的区别是约束文件，将xdc更改为ucf。 然后我可以使用Chipscope调试项目。 所以这很奇怪。 这可能是我的新vivado许可证。 错误？ 以上来自于谷歌翻译 以下为原文 Thanks for your reply. The LEDs are are all toggling.And I see the current of the power increases. Both show FPGA is running.The clock is all right. I made a new project in ISE14.7 using the same code.The only difference is the constraint file, changing xdc into ucf. Then I can debug the project using Chipscope. So this is strange. Is that possible that my new license of vivado has sth. wrong? |
|
|
|
|
|
感谢您的回复。
我在JTAG时钟上尝试了12MHz和6MHz。结果是一样的。 我使用相同的jtag电缆将ISE创建的位文件下载到FPGA中。然后我可以用chipcope调试FPGA。 所以电缆没问题。 以上来自于谷歌翻译 以下为原文 Thanks for your reply. I tried 12MHz and 6MHz on the JTAG clock.The result is the same. I download the ISE-created bit file into FPGA, using the same jtag cable.And then I can debug the FPGA with chipscope. So the cable is all right. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2407 浏览 7 评论
2817 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2287 浏览 9 评论
3368 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2452 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
932浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
569浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
427浏览 1评论
1996浏览 0评论
719浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1602
评论
淘帖
2811
