完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我读到,按顺序启动CPLD和FPGA是一种很好的做法。 首先是VccInt,然后是VCCIO和VCCAUX,我的问题是关于这个测序所需的延迟? 是20-80我们够吗? 关于功率的增加,我读到它应该在0.2-4毫秒之间。 如果它的速度更快0.2毫秒怎么办? 提前致谢 P 以上来自于谷歌翻译 以下为原文 Hi All, I read that its a good practice to power up the CPLD and FPGAs in a sequence. VccInt first and then VCCIO and VCCAUX, my question is about the required delay for this squencing ? is 20-80 us enough? Also about the ramping the power, I read that it should be between 0.2-4 ms. what if its faster the 0.2 millisecond. Thanks in advance P |
|
相关推荐
3个回答
|
|
对于CoolRunner-II:
不需要Vccint / Vccio上升时间,也不需要Vccint / Vccio上电排序。 请访问http://www.xilinx.com/support/documentation/application_notes/xapp389.pdf 问候, 结 以上来自于谷歌翻译 以下为原文 For CoolRunner-II: There is no requirement for Vccint/Vccio rise time, nor is there a requirement for Vccint/Vccio power-up sequencing. See http://www.xilinx.com/support/documentation/application_notes/xapp389.pdf Regards, Eze |
|
|
|
嗨,Eze,
谢谢回复。 但这就是我所提到的文件,它清楚地说: 为CoolRunner-II CPLD供电 XAPP389(v1.1)2007年10月29日 www.xilinx.com 五 [R 2. V CCINT 上升时间 负载电源应为V提供0V至1.8V电压 CCINT 尽快。 作为一般 准则,一个可以提供小于4毫秒的1.8V斜率的电源 推荐的。 为了达到这个4毫秒(或更快)的斜率,使用提供的“启用”功能 电源/稳压器。 通常情况下,缓慢的斜坡是由调节器引起的 始终启用。 因此,输出电压斜坡时间只能与输入电压一样快地斜坡上升 斜坡时间。 只有在输入电压达到时才能启用电源 最后一级。 3. V CCINT / V CCIO 上电顺序 对于其中V的设计 CCIO 和V. CCINT 未连接到相同的电源(例如 V CCINT / V CCIO 驻留在不同的电压),建议有V CCINT 斜坡前 V CCIO 。 在I / O之前为内核供电是大多数Xilinx器件的良好实践。 以上来自于谷歌翻译 以下为原文 Hi Eze, Thanks for the reply. But thats the document I was refering to, it clearly says: Powering CoolRunner-II CPLDsXAPP389 (v1.1) October 29, 2007www.xilinx.com5R2. VCCINTrise timeA loaded power supply should deliver 0V to 1.8V to VCCINTas quickly as possible. As a generalguideline, a power supply which can provide a 1.8V ramp rate of less than 4 ms isrecommended.In order to achieve this 4 ms (or faster) ramp rate, utilize the "enable" features provided bypower supplies/regulators. It is often the case that a slow ramp is caused by a regulator beingalways enabled. Thus, the output voltage ramp time can only ramp as fast as the input voltageramp time. The power supply should only be enabled when the input voltage has reached itsfinal level.3. VCCINT/VCCIOpower-up sequenceFor designs in which VCCIOand VCCINTare not connected to the same power supply (e.g.VCCINT/VCCIOreside at different voltages), it is recommended to have VCCINTramp beforeVCCIO. Powering up the core before the I/O is a good practice for most Xilinx devices. |
|
|
|
上电顺序:Vccint和Vccio之间的任何延迟都可以使用
上升时间:越快越好 以上来自于谷歌翻译 以下为原文 Power-up sequencing: any delay between Vccint and Vccio will work Rise Time: the faster the better |
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-8 18:49 , Processed in 1.493897 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号