完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我是XEM6010 LX 45的新用户。我在ISE上为这款蛋白石kelly板写了一个4位计数器verilog程序。
但我不知道如何改变时钟频率,以便我可以看到Led在计数开始时打开或关闭。 任何人都可以帮助我 以上来自于谷歌翻译 以下为原文 I am a new user for XEM6010 LX 45. I have written a 4 bit counter verilog program on ISE for this opal kelly board. But i don't know how to change the clock frequency so that i can see the Led's turning on or off as the counting starts. Can anybody help me with this |
|
相关推荐
1个回答
|
|
我在ISE上为这款蛋白石凯利板写了一个4位计数器verilog程序。
但我不知道如何改变时钟频率,以便我可以看到Led在计数开始时打开或关闭。 将计数器的大小从4位增加到14位,并使用最高4位作为输出。 低10位将用作1024分频时钟分频器或预分频器。 对于不同的分频因子,使用更多位或更少的位。 将来,这些问题属于“一般技术讨论”论坛。 “论坛使用”论坛适用于有关垃圾邮件和双重发布以及文本格式功能的投诉。 - 鲍勃埃尔金德 签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 以上来自于谷歌翻译 以下为原文 I have written a 4 bit counter verilog program on ISE for this opal kelly board. But i don't know how to change the clock frequency so that i can see the Led's turning on or off as the counting starts. Increase the size of the counter from 4 bits to 14 bits, and use the most significant 4 bits as your output. The low-order 10 bits will serve as a divide-by-1024 clock frequency divider or pre-scaler. Use more bits or fewer bits for different divide factors. In the future, such questions belong in the "General Technical Discussions" forum. The "Forum Usage" forum is for complaints about spam and double-posting and text formatting features. -- Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1175浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 18:59 , Processed in 1.396006 second(s), Total 76, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号