完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我有这个简单的codemodule和gate(a,b,y);输入a,b;输出y;赋值y = a&
b; endmodule我想在Xilinx ISI软件中运行此代码可以告诉我在其中运行程序的基本步骤。请告诉我所有细节,因为我被卡住了。 它的教程也没有用,我知道Verilog,但我不知道如何使用这个软件 以上来自于谷歌翻译 以下为原文 I am having this simple code module andgate (a, b, y); input a, b; output y; assign y = a & b; endmodule I want to run this code in Xilinx ISI Software Can somebody tell me basic steps to run a program in it. kindly give me all details as i am stuck. its tutorial is also not helpful i know Verilog but i dont know how to use this software |
|
相关推荐
2个回答
|
|
ISI?
你的意思是ISE? 1,您需要了解FPGA的基本需求。 您需要Verilog文件和引脚分配/约束文件。 在ISE中,首先构建一个项目。 您只需按照项目向导即可。 然后将您的verilog文件添加到向导中的项目中。 完成向导后,您可以在项目窗口中看到verilog文件。 立即运行综合。 合成后,双击“用户约束 - > Pinassignment”分配引脚。 这将打开PlanAhead GUI工具来帮助您完成。 在此之后,只需运行“生成编程文件”,该工具将完成所有操作,您就可以看到它。 然后,运行iMPACT工具,您可以下载到FPGA。 以上来自于谷歌翻译 以下为原文 ISI? Do you mean ISE? 1st, you need to know the basic needs for the FPGA. You need Verilog files and the pin assignment / constraint files. In ISE, first build a project . You can just follow the project wizard. Then add your verilog file into the project in the wizard. After finish the wizard, you can see the verilog file in the project window. Run synthesis now. After synthesis, assign the pins by double click the "user constrains -> Pin assignment". This will open the PlanAhead GUI tool to help you to do. After this, just run the "Generate Programming File", the tool will finish all the actions and you can see it. Then, run the iMPACT tool and you can download to FPGA. |
|
|
|
您的简单流程的主要问题是ISE 6.1不包含合成器。
如果您升级到免费的ISE 12.1 WebPack版本,您可以使用附带的XST合成器来合成您的Verilog模块。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 The primary problem that you have with your simple flow is that ISE 6.1 didn't include a synthesizer. If you upgrade to the free ISE 12.1 WebPack version you can use the included XST synthesizer to synthesize your Verilog module. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2431 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
759浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
371浏览 1评论
1966浏览 0评论
685浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-25 16:44 , Processed in 1.446314 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号