完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我已经多次在我的Windows 7,64位笔记本电脑上安装并重新安装了Webpack ISE 14.7。
当我尝试运行Project Navigator时，我似乎总是得到Clip Host。 我已经下载并重新安装了ISE的拆分版本和完整版本，但结果相同。 我总是在下载文件后验证MD5总和，以确保它们在此过程中不会被破坏。 我试过运行32位和64位版本都没有成功。 以上来自于谷歌翻译 以下为原文 I've installed and reinstalled the Webpack ISE 14.7 on my Windows 7, 64 bit laptop several times. When I try to run the Project Navigator I always seem to get the Clip Host instead. I have downloaded and reinstalled both the split version of ISE and the full version with the same result. I always verify the MD5 sums after downloading files to insure they are not corrupted in the process. I've tried running both 32 bit and 64 bit versions with no success. 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
我正在添加一些观察结果。
在安装过程中，会弹出一个错误对话框，抱怨“提取存档时遇到错误”。 它建议检查以确保我对文件夹（我这样做）有写入权限并询问是否有足够的内存空间（我有足够的空间）。 如果我选择重试，则错误消失，安装继续。 如果我从头开始重新安装，那么这些错误对于相同的档案重复很多。 但正如我之前所说，MD5值正确匹配，我已尝试拆分文件安装和单个映像安装。 以上来自于谷歌翻译 以下为原文 I'm adding a few more observations. During installation, an error dialog box pops up several times complaining that "An error was encountered while extracting archive". It suggests checking to make sure I have write permission for the folder (I do) and questions whether there is enough memory space (I have way more than enough space). If I select retry then the error goes away and the installation continues. If I restart installation from scratch then these errors repeat pretty much for the same archives. But as I said previously the MD5 values match correctly and I have tried both the split file install and single image install. |
|
|
|
|
|
安装在我的桌面上创建了两个快捷方式：Xilinx PlanAhead 14.7和ISE Design Suite 14.7。
PlanAhead快捷方式可以正确加载和运行PlanAhead应用程序。 ISE Design Suite快捷方式可打开“剪辑主机”窗口。 以上来自于谷歌翻译 以下为原文 The install creates two shortcuts on my desktop: Xilinx PlanAhead 14.7 and ISE Design Suite 14.7. The PlanAhead shortcut does load and run the PlanAhead application correctly. It is the ISE Design Suite shortcut that opens the Clip Host window. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1239浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3127
评论
淘帖
2430
