[问答]

PLL的环路滤波器带宽与稳定时间的关系原理是什么

问答对人有帮助，内容完整，我也想知道答案 0 在使用ADF4351时，看到环路滤波器的带宽越小，相位噪声越小，但稳定时间越长。我想知道稳定时间与带宽的之间为什么会有这样的关系，具体的原理是什么，另外推荐的带宽为什么是PFD频率的1/10到1/20之间？谢谢 1
2018-12-13 11:34:41　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答举报叶紫薇相关推荐 • PLL中滤波器带宽和环路带宽的关系是什么？ 2569 • 选择环路带宽涉及抖动、相位噪声、锁定时间或杂散问题 3764 • 请问怎么计算与AD9858片内PLL结合使用的环路滤波器参数？ 2210 • PLL滤波器设计方案 1554 • 基于芯片测试的外围环路滤波器设计 2520 • 如何去实现一种PLL环路滤波器的设计？ 1075 • 鉴相频率的杂散与环路滤波器的布线怎么改善杂散 4729 • 怎样去设计一种三阶环路滤波器？求过程 1695 • ADISIMPLL不支持HMC838，请问环路滤波器等参数应该如何设计？ 2669 • lmx2531lq1910e的环路滤波器推荐的相位裕度为什么设计在70度？ 50 1个回答

答案对人有帮助，有参考价值 0 锁相环的锁定时间与环路带宽成反比《CMOS PLL synthesizers: analysis and Design》keliu Shu著，里面有讲带宽选在PFD频率的1/10到1/20之间是为了稳定性考虑，这样锁相环可以无条件稳定

2018-12-13 11:51:55 评论举报谭军红