[问答]

鉴相频率的杂散与环路滤波器的布线怎么改善杂散

问答对人有帮助，内容完整，我也想知道答案 0 Hello！请教个关于鉴相频率杂散与环路滤波器布线的问题。例如ADF4360，鉴相频率的杂散抑制的典型值为-70dBc左右，而实测为-60~-65dBc，也能接受，只是感觉各次倍频的鉴相频率太多了，最好能抑制再高些。常用的抑制鉴相频率杂散的方法是环路滤波器的多级设计，如3级。在鉴相频率固定、3级环路滤波器固定且滤波器带宽已经10KHz不能再低的条件下，还有哪些方法可以改善上面提到的这些杂散呢？对于PLL、VCO的电源滤波有什么特别注意的地方？另外，环路滤波器接地或跟接到VCO/PLL的电源上，哪个对性能影响大，如何考虑？以上，多谢了！ 0
2018-11-7 09:03:01　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报廉鼎琮相关推荐 • HMC833低频段有一大片整数倍鉴相频率杂散信号 5537 • HMC704非整数边界杂散 3172 • 请问ADF4356鉴相频率谐波处有较强杂散是什么导致的？ 2932 • 请问ADF4351快速锁定环路滤波器拓扑结构和传统三阶环路滤波器拓扑相比对相噪和杂散有何影响？ 5163 • 请教关于ADF5355整数边界杂散问题 3239 • 如何在保证相位噪声性能的基础上改善整数边界杂散达10dB？ 1737 • LMX2594如何降低整数边界杂散？ 558 • 请问ADF4355出现严重近端杂散可能是什么原因？ 4137 • ADF4351有杂散输出 4702 • LMX2572EVM在测试评估版时，不同频率下整数边界杂散差别很大是为什么？ 432 2个回答

答案对人有帮助，有参考价值 0 补充一个问题：环路滤波器的器件摆件跟PLL（集成VCO）器件同层好还是板子上下两面好？滤波器接地是各自就近接地好还是集中后一起接地好？

2018-11-7 09:16:32 评论举报廉鼎琮

答案对人有帮助，有参考价值 0 lq544 发表于 2018-11-7 16:27 补充一个问题：环路滤波器的器件摆件跟PLL（集成VCO）器件同层好还是板子上下两面好？滤波器接地是各自就近接地好还是集中后一起接地好？您好！通常鉴相频率杂散和芯片性能和布板布线有关。对于电源和ADF4360性能，请参考附件中电路笔记。对于射频布板，建议将器件都放置到板子的一面。附件 CN0147.pdf243.5 KB

2018-11-7 09:35:59 评论举报周伟