完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在使用Vivado 2013.4构建XAPP741中描述的视频应用程序。
我想我已经许可所需的核心用于评估（见附件）。 该过程失败，并显示以下消息： “错误：[通用17-69]命令失败：此设计包含不支持比特流生成的内核： design_1_i / video_pipe / v_cresample_0（v_cresample版本3）design_1_i / video_pipe / v_osd_0（v_osd版本3）“ 我以为这个评估可以让我建立时间有限的硬件。 我究竟做错了什么？ 许可证管理器显示较旧的评估 - 这可能是令人困惑的事情吗？ 如果是这样，删除它们的最简洁方法是什么？ 谢谢 Xilinx10.lic 11 KB 以上来自于谷歌翻译 以下为原文 I am using Vivado 2013.4 to build the video application described in XAPP741. I think I licensed the required cores for evaluation (see attached). The process fails with the message: "ERROR: [Common 17-69] Command failed: This design contains cores for which bitstream generation is not supported: design_1_i/video_pipe/v_cresample_0 (v_cresample Version 3) design_1_i/video_pipe/v_osd_0 (v_osd Version 3)" I had thought this evaluation would allow me to build time limited hardware. What am I doing wrong? The licence manager shows older evaluations -- might these be confusing things? If so, what is the cleanest way to remove them? Thanks 
0
|
|
相关推荐
9个回答
|
|
|
嗨，
许可证从xinfo文件中正确获取。 我认为你在块设计中有IP。 您需要重新生成块设计输出，如下所示。 重新生成输出产品，如下所示 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, The licenses are picked up properly from xinfo file. I think you have the IP inside a block design. In that you need to regenerate block design outputs as shown below. Regenerate the output products as shown below Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
|
|
嗨，您是否已将许可管理器中的xilinxd_license_file指向此IP许可证的位置？
如果没有正确设置并重新打开vivado。重新生成ip输出产品，看看是否有帮助。如果这不起作用，请在此处附加xinfo文件。谢谢，Deepika。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, Did you point xilinxd_license_file in license manager to the location of this IP License? If not set this properly and reopen vivado. Regenerate the ip output products and see if that helps. If this does not work, attach the xinfo file here. Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
谢谢Deepika，
我确实将许可证管理器指向许可证文件，我看到它已被识别，但我没有重新启动Vivado。 我现在重新启动，并尝试重新运行，但它仍然失败。 我不知道xinfo文件是什么。 我在哪里可以找到它或我应该如何生成它？ 我无法在项目目录中的任何位置找到名为xinfo的文件。 皮特 以上来自于谷歌翻译 以下为原文 Thanks Deepika, I did point the licence manager to the license file, and I saw that it was recognized, but I didn't re-start Vivado. I have now re-started, and tried re-running, but it still fails. I don't know what the xinfo file is. Where would I find it or how should I generate it? I can't find a file called xinfo anywhere in the project directory. Pete |
|
|
|
|
|
嗨，
请重置IP输出产品。 右键单击源窗口中的IP或块设计，然后选择“重置输出产品”，然后选择“生成输出产品”。 选中此选项以生成xinfohttp：//www.xilinx.com/support/answers/55414.html 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, Please reset the IP output products. Right click on IP or block design in sources window and select "reset output products" followed by "generate output products". Check this to generate xinfo http://www.xilinx.com/support/answers/55414.html Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
“重置输出产品”和“生成输出产品”都是灰色的。
我附上了xinfo。 谢谢 皮特 xinfo.txt 103 KB 以上来自于谷歌翻译 以下为原文 Both "reset output products" and "generate output products" are greyed out. I have attached xinfo. Thanks Pete |
|
|
|
|
|
嗨，
你能附上灰色选项的快照吗？ 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, Can you attach snapshot of the greyed out options? Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
|
|
|
|
|
|
嗨，
许可证从xinfo文件中正确获取。 我认为你在块设计中有IP。 您需要重新生成块设计输出，如下所示。 重新生成输出产品，如下所示 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, The licenses are picked up properly from xinfo file. I think you have the IP inside a block design. In that you need to regenerate block design outputs as shown below. Regenerate the output products as shown below Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
521浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
331浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1450
评论
淘帖
3523
