[问答]

调试ADF4360-7输出中心频率附近有鉴相频率的杂散

2140 ADF4360

问答对人有帮助，内容完整，我也想知道答案 0 最近在调试ADF4360-7，利用Altera的CPLD配置其内部寄存器。利用ADIsimPLL做好电路设计和仿真。参考时钟为25MHz晶振，输出频率为490MHz，r分频为5，n分频为98，预分频P=8/9，B=12，A=2。外部电感为16nH。配置完毕后，锁定指示灯亮，但是输出中心频率附近有鉴相频率的杂散（即周围隔5M出现一个寄生信号），且测试调谐电压Vtune超过最大的2.5V。换过好多环路参数，都是同样的现象。muxout改成R分频输出，示波器探到的频率为5M脉冲，表明程序已经写入。求大神解答疑惑。如果可以的话，请前辈们能附上以前可用的verilog程序代码，我现在怀疑是不是我的代码问题。邮箱：dingbin89@126.com。 0
2018-12-4 09:38:16　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答 ci56789 该类别下有 19 个回答。邀请回答举报李伟嘉相关推荐 • 请问ADF4360-7使用输出350 MHz to 1800 MHz的频率范围如何确定参考频率以及鉴相频率？ 5530 • 鉴相频率的杂散与环路滤波器的布线怎么改善杂散 4729 • ADF4351有杂散输出 4212 • 请问ADF4356鉴相频率谐波处有较强杂散是什么导致的？ 2553 • adf4360-7的VCO输出频率固定不变，R、N寄存器无输出 2570 • 请问ADF4355近端杂散有什么解决办法 3954 • 请问ADF4351的输出杂散和相噪怎么减小？ 3940 • HMC833低频段有一大片整数倍鉴相频率杂散信号 4880 • 请问ADF4360-7的DesignKit哪里可以下载 2130 • 请教关于ADF5355整数边界杂散问题 2981 1个回答

答案对人有帮助，有参考价值 0 您好！非常抱歉，目前我们没有Verilog的参考代码。您设置N分频器输出时输出波形是否正常呢？您可以通过N分频输出和频谱仪测量检查是否真正锁定。确保锁定后，再看杂散的来源。您可以改变鉴相频率看杂散位置是否改变。还有您的杂散幅度是多少？

2018-12-4 09:55:39 评论举报周伟