发帖

[问答]

ad9914当把sync_clk使能至为'1'时，用示波器测得该时钟输出偏置在3.3v上

15881 示波器管脚 FPGA

问答对人有帮助，内容完整，我也想知道答案 0 1：我现在配置ad9914为program modulus模式，配置寄存器模式为并口模式（配置模式的四个管脚为“0000”）当把sync_clk使能至为'1'时，用示波器测得该时钟输出偏置在3.3v上，但幅度很小，只有300mv左右，请问这输出是正确的吗？像这种反馈时钟的电平标准是否是lvcmos3.3v电平标准？ 2：关于杂散问题。如现在ad9914的时钟为3.5GHz，输出500MHz的点频，其与二次谐波1GHz处的杂散为-48dBc，向右偏移1MHz，输出501MH后，再偏回500MHz的点频，此时其与二次谐波1GHz处的杂散变为-54dBc，请问出现这种现象是什么原因？即其杂散情况会变化。我外部的控制芯片为FPGA,是否是由外部的开关噪声引起的？ 0
2018-11-8 09:43:23　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × cong29898 该类别下有 74 个回答。邀请回答 bwerwer 该类别下有 68 个回答。邀请回答尼克wo 该类别下有 46 个回答。邀请回答崇明土匪该类别下有 45 个回答。邀请回答脑洞大赛7 该类别下有 40 个回答。邀请回答 xieweibin 该类别下有 40 个回答。邀请回答 yfdsfqdqd 该类别下有 38 个回答。邀请回答 wjwierw 该类别下有 38 个回答。邀请回答 Arttronix 该类别下有 32 个回答。邀请回答 bgvywerq 该类别下有 25 个回答，其中被选为最佳答案 1 次。邀请回答 easonl 该类别下有 24 个回答。邀请回答 evpt 该类别下有 24 个回答。邀请回答 wyerwwr 该类别下有 24 个回答。邀请回答 60user167 该类别下有 22 个回答。邀请回答脑洞大赛20 该类别下有 22 个回答。邀请回答 keven杨该类别下有 21 个回答。邀请回答 HTJD 该类别下有 20 个回答。邀请回答 h1654155957.9852 该类别下有 19 个回答。邀请回答胡bbs2 该类别下有 19 个回答。邀请回答 xiaokanchenfu 该类别下有 19 个回答。邀请回答举报陆英史相关推荐 • 关于AD9914的sync_clk时钟问题 19740 • 请教关于AD9914输出问题 3122 • AD9914的输出没有实现倍频功能 2056 • 两片ad9914的同步相位差不一样 4368 • 请问AD9914输出有个125MHz的杂散怎么解决 3150 • ad9915 PLL使能后的sysclk没有输出 1860 • ad9914的24分频时钟输出sync clk的电压为什么不一样？ 414 • AD9914输出不稳定 5303 • 请问AD9914 SYNC_CLK只能输出一个高电平是什么原因？ 4738 • AD9910输出SYNC_CLK频率不正确，请问是什么原因？如何解决？ 2412 10个回答

答案对人有帮助，有参考价值 0 1. 不可能在1GHz以上还能保持3.3VCOMS标准；2.建议不要输出参考源的整数倍分频，特别是倍数比较小时。

2018-11-8 09:54:28 评论举报云静京

答案对人有帮助，有参考价值 0 dang28 发表于 2018-11-8 06:45 1. 不可能在1GHz以上还能保持3.3VCOMS标准；2.建议不要输出参考源的整数倍分频，特别是倍数比较小时。请问输出是参考源的整数倍分频时，是什么原因引起杂散变差？

2018-11-8 10:07:28 评论举报陆英史

答案对人有帮助，有参考价值 0 chuidi515 发表于 2018-11-8 06:58 请问输出是参考源的整数倍分频时，是什么原因引起杂散变差？建议使用ADIsimDDS仿真，会有相关的提示和原因。

2018-11-8 10:20:02 评论举报云静京

答案对人有帮助，有参考价值 0 不可能在1G以上保持3.3V COMS标准？SYNC_CLK的频率是主频的24分之一，那么3.36G的时候，SYNC_CLK是140MHz，我测试这时候的摆幅也不到400mV。如果1G以上的频率不能输出LVCMOS，那么怎么实现3.5G的采样率下的并行输入端口上的FTW/POW的输入？？

2018-11-8 10:31:55 评论举报张桂芳

答案对人有帮助，有参考价值 0 此僧唯一自传发表于 2018-11-8 07:23 不可能在1G以上保持3.3V COMS标准？SYNC_CLK的频率是主频的24分之一，那么3.36G的时候，SYNC_CLK是140MHz，我测试这时候的摆幅也不到400mV。如果1G以上的频率不能输出LVCMOS，那么怎么实现3.5G的采样率下的并行输入端口上的FTW/POW的输入？？ ... 您好！见数据手册Figure46，Figure47，tWRHIGH+tWRLOW=5.9ns，并口写的速度由此可以计算。并口时序不是根据SYNC_CLK，和AD9910的并口有区别。

2018-11-8 10:46:29 评论举报云静京

答案对人有帮助，有参考价值 0 dang28 发表于 2018-11-8 07:37 您好！见数据手册Figure46，Figure47，tWRHIGH+tWRLOW=5.9ns，并口写的速度由此可以计算。并口时序不是根据SYNC_CLK，和AD9910的并口有区别。 Wei工：你好，Figure46和Figure47是Fun设置为0000，即并口读写寄存器的时序。当Fun设置成0010，发送FTW的时候，D0到D31 32位数据线都是FTW值。这个时候，是用Sync_clk采样的。datasheet上是这样描述的 SYNC_CLK： Clock Output. Digital output. Many of the digital inputs on the chip, such as I/O_UPDATE, PS[2:0], and the parallel data port (D0 to D31), must be set up on the rising edge of this signal.

2018-11-8 11:02:13 评论举报张桂芳

答案对人有帮助，有参考价值 0 此僧唯一自传发表于 2018-11-8 07:53 Wei工：你好，Figure46和Figure47是Fun设置为0000，即并口读写寄存器的时序。当Fun设置成0010，发送FTW的时候，D0到D31 32位数据线都是FTW值。这个时候，是用Sync_clk采样的。datasheet上是这样描述的 SYNC_CLK： Clock Output. Digital output. Many of the digital inputs on the chip, such as I/O_UPDATE, PS[2:0], ... 您的，您描述的是正确的。但是数据变化不能达到3.5GHz，只是DAC的系统时钟是3.5GHz。

2018-11-8 11:15:10 评论举报云静京

答案对人有帮助，有参考价值 0 dang28 发表于 2018-11-8 08:06 您的，您描述的是正确的。但是数据变化不能达到3.5GHz，只是DAC的系统时钟是3.5GHz。我知道DAC的采样率是3.5G。32位并行口的速率是140M多点，可以实现140M的调制速率。从我的测试来看，SYNC_CLK的驱动能力是有问题的，驱动摆幅很小。其实这个问题不算什么大问题，在datasheet里面说明清楚就可以了。我是想问有没有什么内部寄存器可以增加这个摆幅或者我什么地方配置错误或者用错了。如果芯片就是这样子，那我改版的时候加一个小的驱动芯片上去就好了。所以帮忙确认一下啊这个问题是正常的，就可以了

2018-11-8 11:34:43 评论举报张桂芳

答案对人有帮助，有参考价值 0 此僧唯一自传发表于 2018-11-8 08:26 我知道DAC的采样率是3.5G。32位并行口的速率是140M多点，可以实现140M的调制速率。从我的测试来看，SYNC_CLK的驱动能力是有问题的，驱动摆幅很小。其实这个问题不算什么大问题，在datasheet里面说明清楚就可以了。我是想问有没有什么内部寄存器可以增加这个摆幅或者我什么地方配置错误或者用错了。如果芯片就是这样子，那我 ... 您好！关于这个芯片的问题，请您联系4006100006

2018-11-8 11:46:53 评论举报云静京

答案对人有帮助，有参考价值 0 sync_clk的时钟电压应该是多大？我最近使用ad9914的时候，外部时钟是2.88GHz，发现常温下sync_clk输出电压1.8V，摆幅300mv，低温下sync_clk输出电压2.2V，摆幅300mv，幅度会变化这么多吗

2022-5-20 09:55:42 评论举报曾超林123

只有小组成员才能发言，加入小组>>

2264个成员聚集在这个小组

精选推荐

给ADUM4223 增加信号驱动15V电压就不正常，波动很大会被烧是什么情况？

1288 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？

1889 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大

4230 浏览 2 评论
AD8232心电信号采集遇到的问题

8985 浏览 1 评论
AD9361关于ENSM状态切换时间的一些疑问？

3130 浏览 1 评论

最新话题

热门话题

ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？

1406浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低

1639浏览 2评论
国产平替AD7190

1604浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常，波动很大会被烧是什么情况？

1288浏览 2评论
两片AD7124的spi可以并在一起吗，分别片选。

200浏览 2评论

创建小组步骤

创建小组创建自己的地盘
个性设置精心打造小组空间
邀请好友邀请好友加入我的小组
小组升级小组积分升级赢得社区推荐

创建属于自己的小组

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 ADI 技术

回复

关闭

站长推荐 /7

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航