完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我现在使用CPLD配置贵公司的两片ad9914芯片实现输出300多兆的正弦连续波，现在基本波形已经输出，两片的配置完全一样，但是每次上电或者复位之后，两片的相位差均不一样。 具体情况为：两片AD9914采样3.2G的直接时钟，不用内部的锁相环，两片时钟输入完全一样。采用并口配置，profile模式，相位偏移两片都设置为0。 我按照ADI网站上的应用笔记《AN-1254：同步多个基于DDS的频率合成器AD9915》参见上图中的步骤 进行的同步配置，但是由于AD9914没有AD9915的同步DAC CAL 和编程SYNC_OUT的延迟位，所以5、6的步骤没有做，其他步骤都有完成。硬件电路上，芯片1作为主芯片输出SYNC_OUT，经过同样长度的路径输入给芯片1和芯片2的SYNC_IN。用探针采到的sync_in引脚在示波器的输出是同步的，但是每次上电或者复位之后，两片的相位差均不一样。 请问AD9914的同步和AD9915有什么不同，还需要进行怎样的配置，或者检查哪些信号。 另，我还有几个问题不太清楚： 1. 应用笔记上说：各器件的IO_UPDATE必须与SYNC_CLK同步，是说IO_update的上升沿和SYNC_CLK的上升沿要对齐吗，我有尝试用SYNC_CLK锁存器锁一级 2.我现在配置AD9914的时钟有两种选择，一个是外部输入的与3.2G的参考同源的100M时钟，还有一个是9914输出的sync_clk 133.33M的时钟，请问选择哪个比较好，我现在两个都尝试过，都不能实现同步的要求。 附件为从ADI网站下载的应用笔记AN-1254，请参考。 
|
|
相关推荐
6个回答
|
|
|
您好，您的问题已经提交给ADI相关专家，将邀请专家尽快回答您的问题。谢谢！
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
您好楼主，我们现在同步AD9914遇到和您一样的问题，第5,6步骤无法设置，初步分析是第5步CAL with SYNC这个位9914没有，导致第7步校准DAC时刻不在SYNC_IN的边沿，所以各个芯片的SYNC_CLK没有对齐。请问您当时是如何解决的？我的邮箱wynjut@qq.com ,感谢！
|
|
|
|
|
只有小组成员才能发言，加入小组>>
258 浏览 0 评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1299 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1896 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4237 浏览 2 评论
8995 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1422浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1645浏览 2评论
1616浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1299浏览 2评论
213浏览 2评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4375
评论
淘帖
1599
