完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
什么是东/西/南/北?
哪家银行? 以上来自于谷歌翻译 以下为原文 what is the east/west/south/north? which bank? |
|
相关推荐
3个回答
|
|
@ M006,
那是拥挤的窗户的方向。 在GUI中打开report_design_analysis以查看设备视图中的窗口。 打开实施的设计并选择工具 - >报告 - >报告设计分析。 请查看第120页的“拥塞报告”& 139以下用户指南: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_4/ug906-vivado-design-analysis.pdf#page=139 检查以下答复记录以调试拥塞: https://www.xilinx.com/support/answers/66314.html --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @m006, That is the direction of the congested window. Open report_design_analysis in GUI to see the window in device view. Open implemented design and select Tools-->Report-->Report Design Analysis. Please check "Congestion Report" at page 120 & 139 in below User guide: https://www.xilinx.com/support/documentation/sw_manuals/xilinx2017_4/ug906-vivado-design-analysis.pdf#page=139 Check the following Answer record to debug the congestion: https://www.xilinx.com/support/answers/66314.html --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
为什么我不能从报告设计分析中获得拥塞信息?
以上来自于谷歌翻译 以下为原文 why can't i get the congestion information from the Report Design Analysis? |
|
|
|
嗨@ m006。
从附加图像中,当前选择了放置最大拥塞度量。 初始估计路由器拥塞将表示从实现日志中看到的内容,尽管表示可能存在一些差异。 以上来自于谷歌翻译 以下为原文 Hi @m006. From the attached image, the Placed Maximum congestion metric is currently selected. The Initial Estimated Router Congestion would represent what is seen from the implementation log, although there might be some differences in representation. |
|
|
|
只有小组成员才能发言,加入小组>>
2405 浏览 7 评论
2813 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2284 浏览 9 评论
3365 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2449 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
842浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
565浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
420浏览 1评论
1992浏览 0评论
715浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-13 10:21 , Processed in 1.340102 second(s), Total 82, Slave 65 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号