完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我使用IP Catalog通过vivado 2016.4生成7系列收发器IP 我不知道gt0_gtxrxn_in / gt0_gtxrxp_in为什么信号是不规则的。 什么有信号功能? 以上来自于谷歌翻译 以下为原文 Hello I used IP Catalog to generator 7-series transceiver IP by vivado 2016.4 I don't know the gt0_gtxrxn_in/gt0_gtxrxp_in why the signal is irregular. what're there signal functional? |
|
相关推荐
2个回答
|
|
你好@ quincyq2003,
这些是串行输入引脚,用于接收高速传输的数据。 如果您正在模拟示例设计,那么在测试平台中实现环回,您可以在这些引脚上看到这种高速数据。 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hello @quincyq2003, These are serial input pins which are used to receive high speed transmitted data. If you are simulating example design, then loopback is implemented in testbench and you can see this high speed data on these pins. Regards, Ashish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ----------------------------------------------------------------------------------------------View solution in original post |
|
|
|
你好@ quincyq2003,
这些是串行输入引脚,用于接收高速传输的数据。 如果您正在模拟示例设计,那么在测试平台中实现环回,您可以在这些引脚上看到这种高速数据。 问候,阿希什----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 以上来自于谷歌翻译 以下为原文 Hello @quincyq2003, These are serial input pins which are used to receive high speed transmitted data. If you are simulating example design, then loopback is implemented in testbench and you can see this high speed data on these pins. Regards, Ashish ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1313浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
595浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
456浏览 1评论
2011浏览 0评论
737浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 20:42 , Processed in 1.282329 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号