完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1343
|
你正在使用什么版本。
ISE 14.7发布的最新文档www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/ug873-zynq-ctt.pdf 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
您可以参考以下教程，了解如何使用Vivado IP Integrator设计基于嵌入式的系统：http：//www.xilinx.com/support/documentation/sw_manuals_j/xilinx2014_1/ug940-vivado-tutorial-embedded-design.pdf
|
|
|
|
|
|
但这不是解决方案。
该请求是针对基于Vivado工具而非ISE的ug873-zynq-ctt.pdf版本。 您的回复，列出最新版本的PDF文件（基于ISE）不是原始请求的解决方案。 如果是的话，我想我们都会给予赞誉。 Xilinx似乎落后于曲线。 他们希望我们使用Zynq和Vivado，但文档是在ISE上而不是连贯的。 |
|
|
|
|
|
我已经完成了可以使用的教程。
虽然具有指导性，但它们极为有限。 1）他们没有概述正在发生的事情。 他们只是猴子看，猴子。 2）有些基于702 Eval Board，有些基于705.但是，因为没有任何依赖 一个或另一个的特殊功能，两个板的兼容文件将是很好的。 3）没有，“如何从这里继续前进”这一点。 我想知道如何将设计放在具有两个处理器的Zynq上 和PL的东西。 我想知道如何与这些互动。 我想知道什么 工具可用。 我想参考设计。 我希望它在Vivado和SDK示例中， 这样我就可以使用最新的工具。 |
|
|
|
|
|
对不起，已经很晚了，只是偶然发现了这个帖子。
您可以在Zedboard站点找到Zynq / Vivado CTT（设计支持）。 这是2013/2014 Vivado版本。 玩的开心， 杰瑞 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1242浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
3037
