完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我需要指示MAP不要自动将逻辑放在芯片的某个区域。 但我想在该区域手动放置逻辑(LOC禁区)。 我怎样才能做到这一点? 谢谢 以上来自于谷歌翻译 以下为原文 Hello, I need to instruct the MAP to not automatically place logic on a certain area of the chip. But I would like to manually place logic (LOC contrain) on that area. How can I do that? Thank you |
|
相关推荐
4个回答
|
|
你好@ tia86
你能用PROHIBIT约束来检查吗? 您可以禁止所有网站。 以下AR涵盖了一个示例。 https://www.xilinx.com/support/answers/52912.html 问候 Sikta 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi @tia86 Can you check with PROHIBIT constraint? You can prohibit all the sites. The following AR covers an example. https://www.xilinx.com/support/answers/52912.html Regards Sikta View solution in original post |
|
|
|
你好@ tia86
你能用PROHIBIT约束来检查吗? 您可以禁止所有网站。 以下AR涵盖了一个示例。 https://www.xilinx.com/support/answers/52912.html 问候 Sikta 以上来自于谷歌翻译 以下为原文 Hi @tia86 Can you check with PROHIBIT constraint? You can prohibit all the sites. The following AR covers an example. https://www.xilinx.com/support/answers/52912.html Regards Sikta |
|
|
|
你好@ tia86
我认为您可以为这些FPGA站点创建pblock并将EXCLUDE_PLACEMENT属性设置为TRUE,以便该工具不会将其他逻辑放入此pblock中。 将要放置在此FPGA区域中的逻辑分配给pblock。 您还可以使用LOC约束将逻辑约束到pblock中的特定站点。 LOC约束将优先考虑。 希望这可以帮助。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi @tia86 I think you can create pblock for those FPGA sites and set the EXCLUDE_PLACEMENT property to TRUE so that the tool does not place other logic in to this pblock. Assign the logic which you want to place in this FPGA region to pblock. You can also have LOC constraint to constrain the logic to specific site within pblock. The LOC constraint would take priority. Hope this helps. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
你好@ tia86
上述帖子对您有帮助吗? 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi @tia86 Are the above posts helpful? Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
只有小组成员才能发言,加入小组>>
2354 浏览 7 评论
2775 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2244 浏览 9 评论
3319 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2407 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
717浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
513浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
316浏览 1评论
724浏览 0评论
1922浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-31 21:16 , Processed in 1.204364 second(s), Total 85, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号