完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我喜欢BUFGCTRL和BUFHCTRL用于XC7V2000T中的时钟门控。 BUFGCTRL耗尽，但仍有一些模块，时钟门控无法映射到一个时钟区域，BUFMRCTRL无法在我的设计中使用。 当逻辑门控无法映射到Vivado中的一个时钟区域时，BUFHCTRL能够复制自身并将逻辑映射到多个时钟区域吗？ 谢谢， 雨翔 
0
|
|
相关推荐
5个回答
|
|
|
BUFHCTRL无法将自身复制到多个时钟区域。
如果从MMCM生成时钟，请尝试将BUFMR与多个BUFHCTRL（或）组合，为其中一个时钟生成相同频率的多个时钟和BUFMR / BUFHCTRL组合。 在任一情况下，您都需要将设计逻辑分组以映射到两个时钟区域。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
我认为BUFHCTRL真的意味着BUFHCE。
那么BUFMR无法驱动BUFHCE。 BUFHCE只能驱动2个水平相邻区域（实际上是2个相同的BUFHCE驱动到这两个区域）。 而已。 CMT只能将相同区域的BUFHCE驱动到两个水平相邻区域的“左”和“右”。 顺便说一句，CMT也无法驱动BUFMR。 有关时钟连接的信息，请参阅时钟指南UG472中的表1-1。 |
|
|
|
|
|
感谢您的回复。
|
|
|
|
|
|
|
|
|
|
|
|
非常感谢！有什么解决方案吗？
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2237
评论
淘帖
376
