完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
错误是：
[Designutils 20-1448]无法读取存档'E：/Project/Vivado/EES326_50T_test_2015p4_v01/EES326_50T_test_2015p4_v01.runs/impl_2/.Xil/Vivado-8080-Johnson-PC/dcp/m4_FPGA_top.incr'：输入流错误。 存档不包含预期的字符串或已损坏。 运行实现时会出现此错误; 我使用vivado 2015.2; 我不知道原因以及如何解决它; 请帮帮我;谢谢 以上来自于谷歌翻译 以下为原文 The error is: [Designutils 20-1448] Failed to read archive 'E:/Project/Vivado/EES326_50T_test_2015p4_v01/EES326_50T_test_2015p4_v01.runs/impl_2/.Xil/Vivado-8080-Johnson-PC/dcp/m4_fpga_top.incr': input stream error. The archive does not contain an expected string or is corrupted. This error appears when i run implementation; I use vivado 2015.2; i don't know the reason and how to solve it; please help me;Thanks 
0
|
|
相关推荐
6个回答
|
|
|
嗨，从错误消息，这看起来像腐败档案。您可以尝试再次解压缩/解压缩您的项目并尝试打开吗？另外请确保您解压缩您的项目的位置应该有适当的读/写permisssions.Thanks，
佳日 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, From the error message this looks like corrupt archive. Can you please try to unarchive/unzip your project again and try to open? Also please make sure that the location you are unzipping your project should have proper read/write permisssions. Thanks, YashView solution in original post |
|
|
|
|
|
@yzaxin，
你能给我们一些更多信息吗？ 您是否尝试使用dcp文件并运行place＆amp; 路线吗？ 如果可能，您可以尝试在Vivado 2016.2中实现该设计吗？ --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @yzaxin, Can you give us some more information? Are you trying to use dcp file and run place & route on it? If possible can you try implementing the design in Vivado 2016.2? --Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
嗨，从错误消息，这看起来像腐败档案。您可以尝试再次解压缩/解压缩您的项目并尝试打开吗？另外请确保您解压缩您的项目的位置应该有适当的读/写permisssions.Thanks，
佳日 以上来自于谷歌翻译 以下为原文 Hi, From the error message this looks like corrupt archive. Can you please try to unarchive/unzip your project again and try to open? Also please make sure that the location you are unzipping your project should have proper read/write permisssions. Thanks, Yash |
|
|
|
|
|
我没有vivado 2016.2
这个项目是用vivado 2015.4构建的，当我用vivado 2015.2重建项目时，出现了错误。 我发现文件夹“EES326_50T_test_2015p4_v01 / EES326_50T_test_2015p4_v01.runs / impl_2 / .Xil /”为空，存档“m4_fpga_top.incr”不存在。 所以我想知道这个文件的效果，以及如何构建它。 以上来自于谷歌翻译 以下为原文 I dont have vivado 2016.2 This project was built with vivado 2015.4 and when i rebuilt the project with vivado 2015.2,the error appeared. I found the folder "EES326_50T_test_2015p4_v01/EES326_50T_test_2015p4_v01.runs/impl_2/.Xil/" is empty, the archive "m4_fpga_top.incr" did not exist. So I want to know the effect of this file, and how to build it. |
|
|
|
|
|
|
|
|
|
|
|
@yzaxin，
您能否分享一下解决问题的步骤。 是由于corrput文件还是由于读/写权限？ 它将帮助可能面临类似错误的其他用户。 问候，赛义德 -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 @yzaxin, Can you please share the steps followed to resolve the issue. Was it due to corrput file or due to read/write permission? It will help other users who might face similar error. Regards, Syed --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2379 浏览 7 评论
2794 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2261 浏览 9 评论
3335 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2427 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
755浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
543浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
364浏览 1评论
1960浏览 0评论
681浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2558
评论
淘帖
2110
