完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在批处理模式下为同一个项目运行Vivado工具链(一切都是相同的:脚本,约束,核心,源等),但在不同的计算机上(CPU核心数和内存量)会产生不同的结果 - 不同的.bit文件和计时结果
。 这是一个问题 - 我检查设计是否仍然符合时间但是它没有,当它在发布期间由构建系统重新构建时。是否有人知道这是否是Vivado的正常行为或者我的问题是否有问题 设计? 以上来自于谷歌翻译 以下为原文 Running Vivado toolchain in batch mode for the same project (everything is identical: scripts, constraints, cores, sources etc.) but on different computers (number of CPU cores and amount of memory) produces different results - different .bit files and timing results. This is a problem - I check that the design still meets timing but then it doesn't, when it's re-built by the build system during a release. Does anybody know if this is normal behaviour for Vivado or is there something wrong with my design? |
|
相关推荐
4个回答
|
|
嗨,预计该工具使用相同的输入和工具选项给出相同的结果。两台机器的操作系统是什么?Windows-32位机器存在已知问题。
有关详细信息,请参阅http://www.xilinx.com/support/answers/61599.html。 谢谢,迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, It is expected that the tool gives same results with same sets of inputs and tool options. What is the OS of the two machines? There is a known issue with windows-32 bit machine. Refer to http://www.xilinx.com/support/answers/61599.html for details. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
你好,谢谢你的回复。
我怀疑这是一个错误的行为,但不能确定导致它的原因。 我尝试了三台不同的64位机器,两台运行的Linux和一台运行的Windows-7。 这三者产生不同的结果。 这些工具完成了这项工作,在日志中不会产生任何错误(仅警告),但.bit文件和时间是不同的。 这三个中使用的.tcl脚本和源代码相同。 我正在编译的项目是用于V7,相当大(在8核3.5GHz CPU上需要2个小时),包括一组vhdl,verilog源和Xilinx IP内核。 任何指针将不胜感激。 谢谢, 亚历克斯 以上来自于谷歌翻译 以下为原文 Hi, thanks for the reply. I suspected it's a wrong behavour but can't quite pin point what's causing it. I tried three different 64-bit machines, two runnning Linux and one rinning Windows-7. All three produce different results. The tools finish the job, genenerate no errors (only warnings) in the logs, but .bit files and timings are different. The same .tcl scripts and sources used in all three. The project I'm compiling is for a V7, is quite big (takes 2 hours on 8-core 3.5GHz CPU), comprising a set of vhdl, verilog sources and Xilinx IP cores. Any pointers would be appreciated. Thanks, Alex |
|
|
|
嗨,亚历克斯,
您可以比较实现runme.log文件中的校验和,以找出哪个阶段不同。 如果您希望始终获得相同的结果,请参阅http://www.xilinx.com/support/answers/61599.html中的“最大化可重复性”部分 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi Alex, You can compare the checksums in the implementation runme.log files to find out which phase is differing. If you want to achieve same results all the time refer to "maximizing repeatability" section of http://www.xilinx.com/support/answers/61599.html Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
我在运行Centos 6.4的Sun Grid Engine(SGE)上以非项目模式运行Vivado(2014.1,2014.2),我根据从处理器上运行的任务观察不同的时序结果......一般情况下,时序关闭更好
PAR作业本身在处理器上运行,为Vivado提供了完整的8个线程。 如果我在同一台机器上安排2个PAR工作......时间会受到影响。 这只是一个轶事观察..有没有人注意到这一点? 不要忘记通过接受帖子作为解决方案来尽可能地关闭线程。 以上来自于谷歌翻译 以下为原文 I run Vivado (2014.1, 2014.2) in non-project mode on Sun Grid Engine (SGE) running Centos 6.4, and I'm observing different timing results depending on the tasks running on the slave processors... in general timing closes better when a PAR job is running on a processor by itself with a full 8 threads available for Vivado. If I l schedule 2 PAR jobs on the same machine... timing suffers. This is just an anecdotal observation.. Has anybody else noticed this? Don't forget to close a thread when possible by accepting a post as a solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-8 13:32 , Processed in 1.786442 second(s), Total 84, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号