完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在使用PlanAhead，并在代码中使用循环实例化了9个pad。
然而，最后一个垫PAD [8]具有与其他垫不同的原理图。 这是我的原理图。 FPGA_PAD [8]错过了IOBUF_inst。 但是所有这9个垫都是由下面相同的代码创建的。 这里没有为我的项目添加时间约束。 有人对此有任何想法吗？ FPGA是否可能用完IOBUF？ 我使用的是Virtex 5：XC5VLX50T。 谢谢！ 以上来自于谷歌翻译 以下为原文 I am using PlanAhead, and I instantiated 9 pads by using a loop in my code. However, the last pad, PAD[8], has different schematic than others. Here's my schematic. FPGA_PAD[8] missed one IOBUF_inst. But all these 9 pads are created by the same code below. And here is no timing constraint added into my project. Is anyone have any idea about it? Is it possible that FPGA just run out of IOBUF? I am using Virtex 5:XC5VLX50T. Thanks! 
0
|
|
相关推荐
5个回答
|
|
|
嗨Weouyan，
您应该实例化IDDR是不必要的。 即使使用编码，IDDR也必须由工具推断。 您的输入逻辑在时钟上升沿和下降沿都有数据锁存逻辑吗？ 如果是这种情况，则必须推断出DDR。 但是我的建议是不要实例化IOBUF。 尝试注释掉IOBUF逻辑，该工具会自动插入必要的缓冲区。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi Weouyan, It is not necssary that you should instantiate an IDDR. Even with coding, the IDDR must have got inferred by the tool. Does your input logic have data latching logic both at the rising and falling clock edges? If that is the case then a DDR must have been inferred. However my suggestions is to not instantiate the IOBUF also. Try to comment out the IOBUF logic and the tool automatically inserts the necessary buffers. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution.View solution in original post |
|
|
|
|
|
嗨，
除非你的设计中有另一个使用IO buf的代码，否则FPGA不能用尽IOBUFS这么低的利用率。 请检查日志以查看IOBUF是否已被删除，以防它未被使用。 另外一个问题是你为什么使用IDDR的IOBUF，因为IDDR只接受输入。 即使您没有手动实例化它们，该工具也应自动插入IBUF。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, FPGA cannot run out of IOBUFS for such low utilization, unless you have another code in your design which uses IO buf's. Please check the logs to see if the IOBUF has been removed in case it is not being used. Also one question is why are you using an IOBUF with IDDR, as IDDR only takes inputs. The tool should automatically insert IBUF's even if you do not instantiate them manually. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
|
感谢您的回复！
我给日志打了仗，并且没有删除过IOBUF。 我没有在我的代码中实例化iddr ....我不知道这些IOBUF_inst_iddr来自哪里..... 谢谢， 温迪 以上来自于谷歌翻译 以下为原文 Thanks for your reply! I cheched the logs and there is no IOBUF has been removed. I did not instantiate iddr in my code....and I don't where these IOBUF_inst_iddr come from..... Thanks, Wendy |
|
|
|
|
|
嗨Weouyan，
您应该实例化IDDR是不必要的。 即使使用编码，IDDR也必须由工具推断。 您的输入逻辑在时钟上升沿和下降沿都有数据锁存逻辑吗？ 如果是这种情况，则必须推断出DDR。 但是我的建议是不要实例化IOBUF。 尝试注释掉IOBUF逻辑，该工具会自动插入必要的缓冲区。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi Weouyan, It is not necssary that you should instantiate an IDDR. Even with coding, the IDDR must have got inferred by the tool. Does your input logic have data latching logic both at the rising and falling clock edges? If that is the case then a DDR must have been inferred. However my suggestions is to not instantiate the IOBUF also. Try to comment out the IOBUF logic and the tool automatically inserts the necessary buffers. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
759浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
370浏览 1评论
1966浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2893
评论
淘帖
1365
