完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨
在我的设计中,我要在spartan 3e板上使用由原始LUT1配置的一系列缓冲区(用于从各个阶段提取延迟) 在合成期间,保留这些缓冲液 但是,在map中,这些缓冲区会被修剪掉。 我曾尝试使用诸如keep,noreduce之类的属性......但没有用 plz提出了一些建议,以便保留这些缓冲区的链条 提前致谢 以上来自于谷歌翻译 以下为原文 hi in my design i hav to use a series of buffers configured by primitive LUT1 in spartan 3e board(for extracting delay from various stages) during synthesis these buffers are retained but, during map these buffers are trimmed . i hav tried with attributes such as keep, noreduce......but no use plz suggest something so as to retain the chain of these buffers thanks in advance |
|
相关推荐
1个回答
|
|
这可能是优化,即删除LUT1,而不是修剪。
您可以通过对每个LUT1应用LOCK_PINS约束来阻止优化。 INST“xyz”LOCK_PINS; 以上来自于谷歌翻译 以下为原文 This is probably optimization that is removing the LUT1s, not trimming. You can prevent the optimization by applying a LOCK_PINS constraint to each LUT1. INST "xyz" LOCK_PINS; |
|
|
|
只有小组成员才能发言,加入小组>>
2333 浏览 7 评论
2749 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2228 浏览 9 评论
3305 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2379 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
681浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
482浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
258浏览 1评论
692浏览 0评论
1885浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-14 07:29 , Processed in 0.991248 second(s), Total 45, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号