完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我想将FF信号转移到特定切片中的FFY位置。 我尝试这样做时收到错误。 有可能做到这一点。 谢谢。 这是我的UCF线。 INST“CAM_IF_TP / CAM_INPUT_STG / CAM1 / CAM1_INPUT / Channel2Input / P1SYNCVALUEFOUNDii”LOC =“SLICE_X92Y36.FFY”; 和错误。 错误:MapLib:30 - CAM_IF_TP / CAM_INPUT_STG / CAM1 / CAM1_INPUT / Channel2Input / P1SYNCVALUEFOUNDii上的LOC约束SLICE_X92Y36.FFY无效:此架构中不允许对LOC约束进行扩展。 要绕过此错误,请设置环境变量“XIL_MAP_LOCWARN”。 以上来自于谷歌翻译 以下为原文 Hi, I would like to locate a FF signal into the FFY location in a specific slice. I receive a error when I try to do this. Is is possible to do this. Thank You. Here is my UCF line. INST "CAM_IF_TP/CAM_INPUT_STG/CAM1/CAM1_INPUT/Channel2Input/P1SYNCVALUEFOUNDii" LOC = "SLICE_X92Y36.FFY"; and the error. ERROR:MapLib:30 - LOC constraint SLICE_X92Y36.FFY on CAM_IF_TP/CAM_INPUT_STG/CAM1/CAM1_INPUT/Channel2Input/P1SYNCVALUEFOUNDii is invalid: Extensions on LOC constraints are not allowed in this architecture. To bypass this error set the environment variable 'XIL_MAP_LOCWARN'. |
|
相关推荐
3个回答
|
|
检查下面约束UG中的“BEL”约束:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_3/cgd.pdf 干杯,吉姆 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Check the "BEL" constraint in the constraint UG below: http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_3/cgd.pdf Cheers, JimView solution in original post |
|
|
|
检查下面约束UG中的“BEL”约束:
http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_3/cgd.pdf 干杯,吉姆 以上来自于谷歌翻译 以下为原文 Check the "BEL" constraint in the constraint UG below: http://www.xilinx.com/support/documentation/sw_manuals/xilinx12_3/cgd.pdf Cheers, Jim |
|
|
|
谢谢吉姆,
看到BEL一词,但不知道它用于什么。 所以语法是: INST“CAM_IF_TP / CAM_INPUT_STG / CAM1 / CAM1_INPUT / Channel2Input / NPARALLELREG_0”LOC =“SLICE_X93Y37”| BEL = FFX; 以上来自于谷歌翻译 以下为原文 Thank You Jim, Seen the term BEL but did not know what it is to be used for. So the syntax is : INST "CAM_IF_TP/CAM_INPUT_STG/CAM1/CAM1_INPUT/Channel2Input/NPARALLELREG_0" LOC = "SLICE_X93Y37" | BEL = FFX; |
|
|
|
只有小组成员才能发言,加入小组>>
2383 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2263 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2430 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
756浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
546浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
366浏览 1评论
1964浏览 0评论
683浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 16:34 , Processed in 1.214070 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号