完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
GPIFⅡ- FPGA接口
GPIF是同步主8位多路复用地址数据 地址是24位,数据是32位。 时钟可以朝任何方向 输出3控制信号到FPGA ALE -地址锁存启用,断言低 DEN数据启用读写,断言低 LWR -本地写入,高写入,低读取 ALE,[23:16] ALE,A[ 15:8 ] ALE,A[ 7:0 ] 等待-如果读取操作LWR=0 登,D [31:24] 登,D [23∶16] 邓恩,D〔15:8〕 邓恩,D〔7:0〕 … 如果突发,地址自动增量重复数据事务 以上来自于百度翻译 以下为原文 GPIF II - FPGA interface GPIF is sychronous master 8bit multiplexed address data Address is 24 bit, data is 32 bit Clock can go in either direction Output 3 controls signals to FPGA ALE - address latch enable, asserted low DEN - data enable for reads and writes, asserted low LWR - local write, high for writes, low for reads ALE, A[23:16] ALE, A[15: 8] ALE, A[ 7: 0] WAIT - if read operation LWR = 0 DEN, D[31:24] DEN, D[23:16] DEN, D[15: 8] DEN, D[ 7: 0] .. Repeat data transactions if burst, address auto increments |
|
相关推荐
1个回答
|
|
你好,
地址引脚总线宽度可以从0到8不等。不超过这个。因此,不可能有一个24位宽的地址总线。 您可以有32位数据总线多路复用8位地址总线。 当做, - Madhu Sudhan 以上来自于百度翻译 以下为原文 Hi, Address pins bus width can range from 0 to 8. Not more than that. So having a 24 bit wide address bus is not possible. You can have 32 Bit data bus multiplexed with 8 bit address bus. Regards, - Madhu Sudhan |
|
|
|
只有小组成员才能发言,加入小组>>
754个成员聚集在这个小组
加入小组2105 浏览 1 评论
1851 浏览 1 评论
3669 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1786 浏览 6 评论
1536 浏览 1 评论
CY8C4025LQI在程序中调用函数,通过示波器观察SCL引脚波形,无法将pin0.4(SCL)下拉是什么原因导致?
568浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的?
423浏览 2评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
437浏览 2评论
383浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
915浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 12:13 , Processed in 0.762991 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号