完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
本帖最后由 一只耳朵怪 于 2018-6-22 10:34 编辑
测试了在不开DDR2 cacheability、不开cacheability、L2中三种情况下计算效率。开了cacheability的计算效率是明显的，大概是不开的6-8倍。但是将数据全部放在L2中计算的效率只是开了DDR2 cacheability的1.3倍左右，另外我将大块的数据EDMA到L2中计算其效率是开DDR2 cacheability的1.2倍（比全部在L2中多了EDMA启动开销）左右，感觉这个提升幅度有低。理想情况EDMA搬移数据到L2中计算，其效率应该是在开启DDR2 cacheability的效率的几倍？谁能解释下这个没有大幅的效率提升可能是什么原因。 
0
|
|
相关推荐
3个回答
|
|
|
|
|
|
|
|
|
不过能不能解释的具体点，在这种情况下(DDR2 cacheability), 使用EDMA (pingpong结构)有没交大的效率提升，另外DDR2的cacheability开多大的片区为好呢，开多了有没什么影响。 |
|
|
|
|
wenxueshu 发表于 2018-6-22 08:30 1. Cache的机制就是把外存的数据Buf到片内RAM，这个操作的过程就是DMA控制器完成的，如果CPU用到的数据在Cache里，叫Hit，不在，则CPU还需要对外存进行访问，叫Miss，不同的CPU的Cache有本身的工作机制，譬如4-Set（发射）什么的，不需要代码去干预，指令Cache会自动预测下一条指令的位置，从而进行预取，这样流水线工作效率才会高，这也就是为什么不要在while或者循环里用goto的原因，这样会清空指令Cache流水线，重新Buf指令数据；对于数据Cache，理论是一样的； 2. DDR2里如果有你的Codec使用的数据或者是非ARM/Linux系统使用到的内存区域，这些区域要设置成不可Cache |
|
|
|
|
只有小组成员才能发言，加入小组>>
601 浏览 0 评论
1654 浏览 0 评论
2096 浏览 0 评论
为啥BQ7693003DBTR芯片在和BQ769X0盒子通讯时收不到信号？
1542 浏览 0 评论
DSP 28027F 开发板 XDS100v2调试探针诊断日志显示了 Error -150 (SC_ERR_FTDI_FAIL)如何解决
1386 浏览 0 评论
AT32F407在USART2 DMA发送数据时，接包接到了要发送的数据，程序还是处于等待传输完成的标识判断中，为什么？
1794浏览 29评论
2820浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
1748浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
1666浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
1681浏览 13评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2639
评论
淘帖
1451
