关于mcbsp模块打开FIFO功能收不到EDMA中断的情况

lifei639156 发表于 2018-6-21 14:29
为什么在设为1时，不是1/160Hz=6.25ms，而4ms是对的？
我怎么觉得上面的间隔是搞反了，不可能FIFO加深中断间隔反而提高了。
                                                                         http://processors.wiki.ti.com/index.php/Main_Page

leon2014xn 发表于 2018-6-21 14:35
tony哥：
因为帧同步信号160K是外部给MCBSP的，这个示波器测量过了，不管是2ms还是4ms帧同步信号都是160Khz，设计思路是640个数据发送完产生一个中断，640/160=4，所以当BFIFO深度设置为1的时候，4ms产生一个中断没有问题，当BFIFO_DEEPTH=1的时候a_count = 4, b_count = 640, c_count = 1；
而按照手册上的说法，a_count = ...

lifei639156 发表于 2018-6-21 14:41
实在不想讨论再多了，我自己将原来的简单工程改成了FIFO模式，可以正常工作。你自己看看吧。
本来很简单的一件事情，越讨论越复杂。

lifei639156 发表于 2018-6-21 14:41
实在不想讨论再多了，我自己将原来的简单工程改成了FIFO模式，可以正常工作。你自己看看吧。
本来很简单的一件事情，越讨论越复杂。

leon2014xn 发表于 2018-6-21 15:06
tony哥：
这个FIFO的问题已经解决了，参考了你给的示例代码之后发现跟我的逻辑次序不一致，我这边是MCBSP用的是外部时钟，开FIFO的时候已经有帧同步信号了，导致工作不起来，现在把配置放到开启外部时钟之前就可以了，不是edma的配置问题。
诶，搞了一个大乌龙。 ...

lifei639156 发表于 2018-6-21 15:16
恭喜你~~~
                                                                         http://processors.wiki.ti.com/index.php/Main_Page
Think Over Before Asking.

092937222 发表于 1970-1-1 08:00

lifei639156 发表于 2018-6-21 16:00
<blockquote class="quote"/>  首先FIFO是有个半满信号输出的，可以将它连到GPIO做为EDMA的触发信号。
触发一次，EDMA应该只送出FIFO一半深度的数据即4KB, 即以A同步方式，ACNT=4KB。
而BCNT=100K/4K =25即可。

kaishengdianzi 发表于 2018-6-21 16:09
tony哥：
也就是说，如果现在使用AB同步方式的话，一次搬移A*B个数据，那么A*B的大小也必须与FIFO半满大小一致？这个半满信号是必须的吗？感谢您这么晚还在回复我。

lifei639156 发表于 2018-6-21 16:24
我认为必须，不然你如何知道什么时候可以发起数据传输，以及如何知道FIFO里有多少空余空间？FIFO一般都有半满信号，至于空或者满信号不一定有。这些信号的目的都是为了告知FIFO的状态。
你一次传100KB，结果就是8KB之后的都丢掉了。
你可以第一次传8KB，因为开始FIFO是空的，后面的EDMA传半FIFO的数据。看你EDMA怎么配置了 ...

kaishengdianzi 发表于 2018-6-21 16:35
Tony哥：
       抱歉昨天没有及时回复您，现在有一个现象一直困扰着我，正如您所说，我起初也是认为EDMA每次搬移的数据块大小应当满足于FIFO的深度，但是我目前所使用GPMC的EDMA方式搬移数据块大小是大于FIFO的，数据传输正常，并没有丢失，只是速度提高不明显。这里我猜测，是否是因为FPGA对FIFO读速度要远远大于ARM ...

leon2014xn 发表于 2018-6-21 15:06
tony哥：
这个FIFO的问题已经解决了，参考了你给的示例代码之后发现跟我的逻辑次序不一致，我这边是MCBSP用的是外部时钟，开FIFO的时候已经有帧同步信号了，导致工作不起来，现在把配置放到开启外部时钟之前就可以了，不是edma的配置问题。
诶，搞了一个大乌龙。 ...