FPGA接DM8147 VIP0的portA 16bit discreate模式capture_link无法接收到数据，请问这个问题怎么解决？

Liu Jiang,
请问你是否有测量过FPGA输出时钟，同步信号是否正常？你是否有修改过时钟，同步信号的极性，看是否有帮助?

谢谢您的回复！
我们测试了FPGA的数据，FPGA 时钟为74.25MHz 使用CLK VSYNC HSYNC D[0-15]信号线，VSYNC和HSYNC都为高时数据有效。输出的视频为1920*1080 30帧
现在找到之前采集不到数据的原因了： 我在Vps_captIsrListComplete()回调函数中添加了打印信息。去掉之后就有数据了。
--------------------------------------------------------------------------------------------------------------------------------------
回到函数所在文件vpsdrv_captureList.c
/* Driver callback called by CLM with timer expires */
Void Vps_captIsrListComplete()
[
/* get current time */
gVps_captCommonObj.clockTicks = Clock_getTicks();
##########################去除的打印##############################
// Vps_printf ( " %s:%d: Driver callback called by CLM with timer expires !!!n",
// __FUNCTION__, __LINE__);
##########################去除的打印##############################
/* trigger list processing task */
Semaphore_post(gVps_captCommonObj.semListUpdate);
]
--------------------------------------------------------------------------------------------------------------------------------------
但是我们有遇到两个新的问题：
1.captureLink采集的过程中会出现数据帧中的pFrame->reserved>0的问题，所以程序一直提示【[m3vpss ] 247926: CAPTURE: Dequeued frame more than once (0,0, b90f6e80)】。我们跟踪了一下代码发现好像是video 中H264压缩部分将pFrame->reserved设置为了当前时间，这个该如何解决啊？
2.第二个问题是，如果设备上电FPGA在HDVPSS初始化之前就给数据信号的话，也会没有采集。我们将FPGA中加了100秒的延迟，在HDVPSS初始化完成之后FPGA再给数据信号（时钟信号一直在给）就能够正常采集。这可能是什么原因导致的？


问题1的错误提示在文件 captureLink_drc.c 中的CaptureLink_drvProcessData函数
Int32 CaptureLink_drvProcessData(CaptureLink_Obj * pObj)
[
                    ...
                   tmpValue = (UInt32) pFrame->reserved;
                   if (tmpValue > 0)
                   [
                            Vps_printf
                                     (" %d: CAPTURE: Dequeued frame more than once (%d,%d, %08x) n",
                                     Utils_getCurTimeInMsec(), queId, queChId, pFrame->addr[0][0]);
                   ]
                  tmpValue++;
                  pFrame->reserved = (Ptr) tmpValue;
                 ...
]
问题1的错误提示：

[m3vpss ] 247926: CAPTURE: Dequeued frame more than once (0,0, b90f6e80)
[m3vpss ] 247966: CAPTURE: Dequeued frame more than once (0,0, b93ee480)
[m3vpss ] 247998: CAPTURE: Dequeued frame more than once (0,0, b96e5a80)
[m3vpss ] 248030: CAPTURE: Dequeued frame more than once (0,0, b99dd080)
[m3vpss ] 248062: CAPTURE: Dequeued frame more than once (0,0, b9cd4680)
[m3vpss ] 248094: CAPTURE: Dequeued frame more than once (0,0, b9fcbc80)
[m3vpss ] 248126: CAPTURE: Dequeued frame more than once (0,0, ba2c3280)
[m3vpss ] 248166: CAPTURE: Dequeued frame more than once (0,0, ba5ba880)
[m3vpss ] 248198: CAPTURE: Dequeued frame more than once (0,0, ba8b1e80)
[m3vpss ] 248230: CAPTURE: Dequeued frame more than once (0,0, b8810c80)
[m3vpss ] 248262: CAPTURE: Dequeued frame more than once (0,0, b8b08280)
[m3vpss ] 248294: CAPTURE: Dequeued frame more than once (0,0, b8dff880)
[m3vpss ] 248326: CAPTURE: Dequeued frame more than once (0,0, b90f6e80)
[m3vpss ] 248366: CAPTURE: Dequeued frame more than once (0,0, b93ee480)
[m3vpss ] 248398: CAPTURE: Dequeued frame more than once (0,0, b96e5a80)
[m3vpss ] 248430: CAPTURE: Dequeued frame more than once (0,0, b99dd080)
[m3vpss ] 248462: CAPTURE: Dequeued frame more than once (0,0, b9cd4680)
[m3vpss ] 248494: CAPTURE: Dequeued frame more than once (0,0, b9fcbc80)
[m3vpss ] 248526: CAPTURE: Dequeued frame more than once (0,0, ba2c3280)
[m3vpss ] 248566: CAPTURE: Dequeued frame more than once (0,0, ba5ba880)
[m3vpss ] 248598: CAPTURE: Dequeued frame more than once (0,0, ba8b1e80)
[m3vpss ] 248630: CAPTURE: Dequeued frame more than once (0,0, b8810c80)
[m3vpss ] 248662: CAPTURE: Dequeued frame more than once (0,0, b8b08280)
[m3vpss ] 248694: CAPTURE: Dequeued frame more than once (0,0, b8dff880)
[m3vpss ] 248726: CAPTURE: Dequeued frame more than once (0,0, b90f6e80)
[m3vpss ] 248766: CAPTURE: Dequeued frame more than once (0,0, b93ee480)

针对之前的问题2我们使用CCS查看了vin的寄存器值

FPGA有延迟时，HDVPSS初始化之后FPGA再给数据信号。可以正常采集。
FPGA没有延迟时，上电之后HDVPSS初始化之前就给数据信号，出现如图中的寄存器不同，提示output FIFO PortA Luma Overflow。我们在设备程序启动之后添加了调用采集部分重启的命令IOCTL_VPS_CAPT_RESET_AND_RESTART还是不行。这个问题该如何解决呢？

          你的fpga的输出是按照cea-861，参考标准时序输出的吗？
        你可以试一下修改采集模式：
pVipCreateArgs->videoCaptureMode =
VPS_CAPT_VIDEO_CAPTURE_MODE_SINGLE_CH_NON_MUX_DISCRETE_SYNC_ACTVID_VSYNC;

  即使fpga那边一直在输出数据，dm8147的这边的采集应当是没有问题的；
你们怎么会选择IPNC RDK3.5的开发包，不使用DVRRDK的开发包直接开发呢；

1. 我们买的开发板带的是IPNC RDK3.5的开发包，当时担心使用DVRRDK需要修改很多东西。我们是不是使用DVRRDK更合适。
2.我们现在的程序配置是：
pVipCreateArgs->videoCaptureMode = VPS_CAPT_VIDEO_CAPTURE_MODE_SINGLE_CH_NON_MUX_DISCRETE_SYNC_ACTVID_VBLK;
pVipCreateArgs->videoIfMode = VPS_CAPT_VIDEO_IF_MODE_16BIT;

vipPortConfig->disConfig.fidDetectMode = VPS_VIP_FID_DETECT_MODE_VSYNC;
vipPortConfig->disConfig.actvidPol = VPS_VIP_POLARITY_HIGH;
vipPortConfig->disConfig.vsyncPol = VPS_VIP_POLARITY_LOW;
vipPortConfig->disConfig.hsyncPol = VPS_VIP_POLARITY_LOW;
FPGA输出的信号

FPGA的lv和fv为高的时候数据有效，现在我们让FPGA给的测试数据Y和UV数据给的是一样的，并且把FPGA的延迟取消了。
现在设备上电之后，有时候capture能采集到数据，但多试几次就不行。
CCS连接上设备查看寄存器，不出视频的时候中断状态寄存器中OUTPUT_FIFO_PRTA_LUMA_STATUS为1，文档中这一位解释为Output FIFO Port A luma Overflow Status
当能够正常出视频时，连接上设备查看OUTPUT_FIFO_PRTA_LUMA_STATUS为0

在之前的基础上又设置了下面两个选项并增加了VIP Overflow Recovery后能够正常的出图了，FPGA也不用延迟了。
pObj->enableCheckOverflowDetect = TRUE;
pVipCreateArgs->periodicCallbackEnable = TRUE;
并且在Void App_runDemo(Void)函数最后又添加了VIP Overflow Recovery步骤，具体流程在文档 [HDVPSS User's Guide 1.2.8.2.19 VIP Overflow Detection and Recovery]

现在我们将FPGA输出的分辨率修改为4096*960 30帧，时钟是150MHz。能够出图但是图像中从3840往后的uv数据不对，Y数据都是对的。请问DM8147的HDVPSS可以出4096*960 30帧的数据吗，现在我们只修改了capturelink创建时的分辨率，并将数据分辨率设置为了4096*960，这样修改对吗？

谢谢您的回复
我们将link修改了一样，在capturelink接了nsf，capturelink中不在做YUV转换，在nsf中做YUV转换现在可以出4096*960的分辨率了。
/*capturePrm 参数设置*/
CaptureLink_CreateParams_Init(&capturePrm);
capturePrm.numVipInst = 1; //1个采集口
capturePrm.outQueParams[0].nextLink = gVcapModuleContext.nsfId[0];//gVcapModuleContext.nsfId[0];// gMultiCh_VsrcVencObj.ipcOutVpssId;////下一个linkID
capturePrm.tilerEnable = FALSE; //停用tiler
capturePrm.fakeHdMode = FALSE; //是否启用模拟1080P输出
capturePrm.enableSdCrop = FALSE; //是否启用裁剪 采集为D1时有用 将720裁剪为704
capturePrm.doCropInCapture = FALSE; //是否启用裁剪 采集为D1时有用 将720裁剪为704 通过调整指针的方式实现 //采集通道参数设置
for(vipInstId=0; vipInstId [
              pCaptureInstPrm = &capturePrm.vipInst[vipInstId];
             pCaptureInstPrm->vipInstId = (SYSTEM_CAPTURE_INST_VIP0_PORTA+vipInstId)%SYSTEM_CAPTURE_INST_MAX;/*ID设置*/
             pCaptureInstPrm->videoDecoderId = 0; /* Need to change based on actual HD video decoder */
             pCaptureInstPrm->inDataFormat = SYSTEM_DF_YUV422P;//SYSTEM_DF_YUV422I_YUYV;
             pCaptureInstPrm->standard = SYSTEM_STD_AUTO_DETECT; /* Need to change based on actual HD video decoder */
             pCaptureInstPrm->numOutput = 1; /* Need to change based on actual HD video decoder */
             pCaptureOutPrm = &pCaptureInstPrm->outParams[0];
             pCaptureOutPrm->dataFormat = SYSTEM_DF_YUV422I_YUYV;//SYSTEM_DF_YUV420SP_UV;//
             pCaptureOutPrm->scEnable = FALSE; /* Need to change based on actual HD video decoder */
             pCaptureOutPrm->scOutWidth = 4096; /* Need to change based on actual HD video decoder */
             pCaptureOutPrm->scOutHeight = 960; /* Need to change based on actual HD video decoder */
             pCaptureOutPrm->outQueId = 0;
]
NsfLink_CreateParams_Init(&nsfPrm);
nsfPrm.bypassNsf = FALSE;
nsfPrm.tilerEnable = FALSE;
nsfPrm.inQueParams.prevLinkId = gVcapModuleContext.captureId;
nsfPrm.inQueParams.prevLinkQueId = 0;
nsfPrm.numOutQue = 1;
nsfPrm.outQueParams[0].nextLink = gVencModuleContext.ipcM3OutId;