完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
`电路图是一个电流监控芯片中电路图，Vout=Vsense/R1*Rout。假如Vbat=3.6V，那么随着负载电流的增大，Vsense逐渐增大，Id增大，Vout也逐渐增大。但是当Vout增大到接近3.6V时达到平衡，理论上流过MOS管的电流不再增加。那么增大的Id都流去哪里了呢？ ` 
2
|
|
相关推荐
6个回答
|
|
|
请问楼主，为什么VOUT到接近3.6V时会趋于平衡
|
|
|
|
|
|
和运放是否有关系？
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
楼主，我算的Vout，怎么跟你的不一样呢，为Vsense/R1*Rout-Vgs。
|
|
|
2017-11-27 21:59:49
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
5V供电情况下JFET前级放大电路怎么实现，JFET能不能先将信号放大到2-3mv,然后在用单运放进行1000倍左右放大？
1986 浏览 0 评论
1194 浏览 0 评论
USB Type-C的双角色端口（DRP）我这样设计可以吗？
746 浏览 0 评论
1894 浏览 0 评论
1826 浏览 0 评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4872
淘帖
8867
