完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
代码一：
always@(posedge CLK_25M) if(cnt == 20'd1000000) begin cnt <= 20'd0; end else cnt <= cnt + 1'd1; 代码二： always @ (posedge CLK_25M or negedge rst_n) begin if (!rst_n) time_cnt <= 27'h0; else time_cnt <= time_cnt_n; end always @ (*) begin if (time_cnt == SET_TIME_1S) time_cnt_n <= 27'h0; else time_cnt_n <= time_cnt + 27'h1; end 两段代码都是计数器，后者将时序逻辑和组合逻辑分成了两个always的好处是什么？ 
1
|
|
相关推荐
8个回答
|
|
|
为什么只能看到一段
|
|
|
|
|
|
什么情况？
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
不知道有什么区别，可以综合一下看看原理图
|
|
|
|
|
|
将时序逻辑和组合逻辑分开，有点像三段式状态机的写法。就看到过锆石科技的视频这样写计数器，不知道好在哪
|
|
|
|
|
|
如果彻底理解时序逻辑和组合逻辑，就知道这样写的好处了，我是这样认为的。我也是从锆石科技的文章里理解的，分清时序逻辑和组合逻辑确实挺重要的
|
|
|
|
|
|
计数器没必要这样吧，一个信号用一个always就行了。感觉分两段写两个信号还麻烦些 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
求FPGA 驱动控制ltc2271 或者 ltc2180 或者 ltc2190或者 ltc2202 的代码
1016 浏览 0 评论
369 浏览 0 评论
求助：遇见诡异问题，FPGA模块A输出端口连接模块B输入后，模块A不能正常工作的
1184 浏览 1 评论
422 浏览 0 评论
1133 浏览 1 评论
4021 浏览 91 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4283
评论
淘帖
1879
