[问答]

怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助？

问答对人有帮助，内容完整，我也想知道答案 0 怎么用verilog语言设计一个100进制的可逆计数器，可以实现加减，置数，清零，进位，借位功能，大佬求帮助！ 0 已退回3积分
2019-5-13 15:41:23　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报亦婷亦然相关推荐 • 在QuartusⅡ开发环境下怎么用VHDL语言设计可变模功能的计数器？ 659 • 请问哪位大神可以分享一个通用程控计数器的电路图？ 3240 • 如何用VHDL语言设计的多功能可变模计数器？ 1124 • 求带清零置位等功能的的16进制计数器电路图 1901 • 数字锁相环PLL中K变模可逆计数器模块的一段，这个Kstop为什么要这么设置值？求详解。 5624 • 求带清零置位保持计数等功能的的16进制计数器电路图 2495 • 异步清零和同步清零置数的区别是什么？ 4114 • 如何去实现基于74ls192芯片和与非门的进制加法计数器设计呢 18214 • fpga计数延时该如何实现 10263 • 怎么实现加减计数器？ 4716 2个回答

答案对人有帮助，有参考价值 0 有很多参考代码可以参考

2019-5-13 19:35:05 评论举报李萍

答案对人有帮助，有参考价值 0 这个不难的，主要逻辑和C语言是一样的，区别应该就在于需要配置输入输出口用于上板测试吧。所以你可以直接参考现成用C写的计数器，这个网上很多。

2019-5-15 15:37:33 评论举报星云云