[讨论]

关于LVPECL时钟信号的的疑问

7755 时钟

问答对人有帮助，内容完整，我也想知道答案 1 本人遇到一个问题如下芯片的pcie的参考时钟要求hcsl或者lvpecl电平，芯片内部存在onchip AC耦合电容在时钟发出端，p&N分别下拉150ohm至gnd之后，33ohm匹配，之后pn之间存在100ohm的跨接电阻。但是芯片demo schematic推荐的居然在跨接电阻之前还添加了AC耦合电容，此处是否会对信号质量产生影响？ 0 已退回1积分
2017-3-5 23:58:42　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 张程明该类别下有 100 个回答。邀请回答 jf_50240986 该类别下有 84 个回答。邀请回答 shaorc 该类别下有 73 个回答。邀请回答 Music 该类别下有 72 个回答。邀请回答 leetow2006 该类别下有 64 个回答。邀请回答王尚岱该类别下有 43 个回答。邀请回答 CCCLLL 该类别下有 41 个回答。邀请回答 mintsy 该类别下有 39 个回答。邀请回答梅利号该类别下有 38 个回答。邀请回答 wp2010abc 该类别下有 36 个回答。邀请回答熊本熊该类别下有 33 个回答。邀请回答河神大人该类别下有 33 个回答。邀请回答硬件工程师1 该类别下有 32 个回答，其中被选为最佳答案 1 次。邀请回答哔哔哔- 该类别下有 32 个回答。邀请回答奇牙虎威该类别下有 31 个回答。邀请回答 Duke 该类别下有 28 个回答。邀请回答谢新貌该类别下有 27 个回答。邀请回答 chunhuahua 该类别下有 27 个回答。邀请回答 siyugege 该类别下有 27 个回答。邀请回答最强海贼王该类别下有 26 个回答。邀请回答举报 shellduo2017 相关推荐 • 如何使用BLVDS或其他驱动Kintex LVPECL输入的方法的信息？ 1033 • 请问FPGA管脚是否具有电平判决功能将输入的模拟时钟信号判决为数字时钟信号？ 2338 • 请问AD9739A的时钟驱动能否使用Lvpecl标准？ 1500 • 使用Lvpecl电平能够驱动AD9739A的时钟端吗？ 248 • 请问LTC5586的本振端口能否直接对接LVPECL信号？ 1319 • 请教关于 6350评估板（6300/6301）上时钟耦合连接的问题 1716 • 如果ad9680的clk和sysref信号采用lvpecl格式输入，交流耦合的话前端网络如何设计？ 314 • AD9680时钟为差分LVPECL的话，交流耦合如何接入呢？ 382 • 关于AD9640差分时钟、模拟输入与PCB布局的使用疑问求解 821 • 如何将Virtex 5 LVPECL_25连接到另一个设备的3.3v lvpecl？ 1256 2个回答

答案对人有帮助，有参考价值 0 此问答贴被选为3月7日的每日一答贴，活动详情见：https://bbs.elecfans.com/jishu_1111064_1_1.html 希望大家可以踊跃帮助坛友解决问题，谢谢。

2017-3-7 14:20:54 评论举报 jf_ed1027847