完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
电子发烧友论坛|
大家好,
我发现这个错误:“NgdBuild:809 - 输出垫网'DATABUS'有一个非法的负载:”实现设计。 综合经历但翻译失败。 从附图可以看出,我有一个叫做“DATABUS”的双向8位总线,通过pinsto微控制器输出。在内部,总线连接到锁存器的输入,同时连接到某些逻辑的输出,但是 我在逻辑和总线之间插入了一个三态缓冲器,以防止干扰输入数据。 在电子方面,这似乎是正确的,但Webpack 10.1在翻译过程中失败了。 任何解决问题的建议都将深表感谢。 提前致谢。 以上来自于谷歌翻译 以下为原文 Hi Everybody, I'm getting this error: "NgdBuild:809 - output pad net 'DATABUS<0>' has an illegal load:" implementing the design. The synthesis goes through but the translation fails. As you could see from the attached picture, I have a bidirectional 8 bits bus called "DATABUS" that goes out through the pins to a microcontroller. Internally, the bus connects to the input of a latch and the same time to the output of some logic, but I have inserted a Tri-state buffer between the logic and the bus to prevent interference with the incoming data. Electronically, this seems correct but the Webpack 10.1 fails during translation. Any suggestions to fix the problem will be deeply appreciated. Thanks in advance. |
|
相关推荐
2个回答
|
|
|
你好,
您是否在综合工具中查看了技术原理图? DATABUS是否在原理图中正确连接? 问候, 贾里德 以上来自于谷歌翻译 以下为原文 Hello, Did you check the Technology Schematic in synthesis tool? Did the DATABUS connect right in the schematic? Regards, Jared |
|
|
|
|
|
我不认为门控锁存器可以推入IOB。
尝试在数据总线和锁存器之间放置IBUF。 - Gabor 以上来自于谷歌翻译 以下为原文 I don't think that gated latches can be pushed into the IOB. Try putting an IBUF between the data bus and the latch.-- Gabor |
|
|
|
|
只有小组成员才能发言,加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
3057 浏览 15 评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
1324浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
1166浏览 1评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-1 17:11 , Processed in 0.803765 second(s), Total 75, Slave 58 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
4505
