姚庭芳的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

姚庭芳

经验：积分：148

查看完整档案 >>

+关注发私信

他的提问 52 他的回答 661 去回答

回答了问题 2020-3-16 08:02

在Verilog IP创建的IP项目中实例化VHDL costum IP

cdiwqjelidqd

您好，是的，您可以在VHDL项目中实例化自定义IP。谢谢，Vinay -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？？如果没有，你 ...
回答了问题 2020-3-16 07:56

在Verilog IP创建的IP项目中实例化VHDL costum IP

cdiwqjelidqd

您好，是的，您可以在VHDL项目中实例化自定义IP。谢谢，Vinay -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？？如果没有，你 ...
回答了问题 2020-3-16 06:27

怎么获得Vivado Webpack 2014.1许可证？

czxmla

嗨，我建议您使用centos 6.4或6.5（支持的操作系统）。按照答案记录中提到的步骤生成Webpack许可证：http：//www.xilinx.com/support/answers/60435.htmlThanks,Vinay ------------------------------------------- ...
回答了问题 2020-3-13 10:23

如何在FPGA Editor中找到pad选项？

testd020

嗨，您还可以查看实施后生成的.pad报告。谢谢，Vinay -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？？如果没有，你应该在发 ...
回答了问题 2020-3-13 10:09

如何在FPGA编辑器中取消选项？

testd020

你在找什么？ -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？？如果没有，你应该在发布之前。此外，MARK这是一个答案，以防 ...
回答了问题 2020-3-13 09:58

怎么在Zynq设备上实现简单的加法器？

vnwueurw

嗨，浏览第页。以下用户指南中的45知道何时合成推断携带链：http：//www.xilinx.com/support/documentation/user_guides/ug474_7Series_CLB.pdf 谢谢 -------------------------------------------------- ------ ...
回答了问题 2020-3-13 09:01

什么时候应该添加时序约束？合成前还是合成后？

testd020

嗨，点击“Open Elaborated Design”以了解网络名称。见下面的快照：谢谢，维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问 ...
回答了问题 2020-3-12 14:15

顶点5 ML505驱动问题

park_chen

嗨，在第四步中，您必须提供eeprom.bin文件。您可以从以下链接下载ML505：http：//www.xilinx.com/products/boards/ml505/ml505_12.1/images.htm（USB EEPROM编程文件）谢谢，维奈 ---------------------------- ...
回答了问题 2020-3-12 14:15

如何将环境变量XIL_PAR_DEBUG_IOCLKPLACER设置为1

HengDu

嗨，如果您使用的是Windows，请右键单击我的电脑 - >属性 - >高级系统设置 - >“高级”选项卡 - >环境变量 - >新建。如果您使用的是linux：setenv XIL_PAR_DEBUG_IOCLKPLACER 1或导出 XIL_PAR_DEBUG_IOCLKPLACER = 1 ...
回答了问题 2020-3-12 14:04

如何将环境变量XIL_PAR_DEBUG_IOCLKPLACER设置为1

HengDu

嗨，如果您使用的是Windows，请右键单击我的电脑 - >属性 - >高级系统设置 - >“高级”选项卡 - >环境变量 - >新建。如果您使用的是linux：setenv XIL_PAR_DEBUG_IOCLKPLACER 1或导出 XIL_PAR_DEBUG_IOCLKPLACER = 1 ...
回答了问题 2020-3-12 13:51

顶点5 ML505驱动问题

park_chen

嗨Akshay，请参阅此答复记录：http：//www.xilinx.com/support/answers/31312.htm 谢谢，维奈 -------------------------------------------------- ------------------------------------------您是否尝试在Goog ...
回答了问题 2020-3-12 09:59

使用mmcm_Adv behaiourial模拟失效的动态相移

tengruiyuan

嗨，在这里附上你的项目来调查这个问题。谢谢，Vinay -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？？如果没有，你应该在发 ...
回答了问题 2020-3-12 06:50

Xilinx许可证管理器无法正常工作

xinge158

嗨，是的，您可以使用Vivado License Manager加载许可证文件。谢谢，Vinay -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题？？ ...
回答了问题 2020-3-11 09:48

无法在Vivado和ISE中获取设备XC6VLX240T-1FFG1156

我是帅哥铭帅

嗨，我怀疑你已经安装了ISE webpack工具。尝试重新安装工具ISE Logic Edition来获取设备。谢谢 -------------------------------------------------- ------------------------------------------您是否尝试在Googl ...
回答了问题 2020-3-11 09:43

在fedora中可以安装xilinx ISE吗？

wrsffwrss

嗨，这是受支持的操作系统列表：http：//www.xilinx.com/support/answers/18419.htmThanks -------------------------------------------------- ------------------------------------------您是否尝试在Google中 ...

1 ...上一页 10 11 12 131415 16 17 18 ... 45 / 45 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9