发 帖  
  • 回答了问题 2020-7-15 10:16

    K7325T RXCDRLOCK因3 GHz收发器而失败的原因?

    这些值表明CPLL VCO将配置为3.07 GHz,这是在正确的范围内,因此这不是问题。 我不确定还有什么可能导致RX CDR无法锁定。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网 ...
  • 回答了问题 2020-7-15 10:11

    如何使用Artix-7 FPGA进行以太网协同仿真?

    是的,您可以将引脚用作单端IO。 AC701(以及所有支持Xilinx FMC的载波卡)的对被配置为单端50欧姆传输线(不是紧密耦合的100欧姆差分传输线),但FMC连接器中仍然会有一点耦合 并且在FPGA附近,因此建议将时钟和敏 ...
  • 回答了问题 2020-7-15 09:55

    K7325T RXCDRLOCK因3 GHz收发器而失败的原因?

    >任何人都可以给我一些帮助吗? 可能如果您要发布足够的详细信息,因为您现在还没有提供任何重要信息。 您需要描述您为每种模式使用的时钟频率和RX属性,以便任何人能够了解您如何配置GTX。 顺便说一下,线路速率是3 ...
  • 回答了问题 2020-7-15 09:41

    请问virtex7 vx485t的当前版本的设备速度数据是什么?

    对于生产零件和生产时序收敛,设计人员必须使用每个系列的数据表中记录的生产速度文件。 对于OP正在使用的7VX485T设备是DS183,表14记录了speedfile版本1.09是必须使用的设备。 由于OP目前使用的是速度文件版本1.06 ...
  • 回答了问题 2020-7-14 16:59

    如何在Kintex-7上正常工作?

    请重申您遇到的问题。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com
  • 回答了问题 2020-7-14 16:43

    如何在Kintex-7上正常工作?

    >在这种情况下,SERDES应该使用CLK和CLKB捕获数据并使用时钟输出 > CLKDIV所以芯片望远镜(我认为)也在使用CLKDIV来锁存我想要看到的数据,频率为250MHz。 ChipScope ILA时钟和数据端口的连接是100%用户驱动的,因 ...
  • 回答了问题 2020-7-14 16:13

    BUFG和MMCM静态精细相移是否在此频率下正常工作?

    模拟是通用的,没有时序检查。 数据表是正确的,如果正确应用了时序约束,软件也会报告错误。 您需要切换到DDR并使用533 MHz的时钟速率。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结 ...
  • 回答了问题 2020-7-14 16:01

    不兼容的IOB被锁定到同一个银行11冲突的IO标准是什么

    > IO标准1:名称= LVCMOS25,VREF = NR,VCCO = 2.50,TERM = NONE,DIR = OUTPUT,DRIVE_STR = 12 > IO标准2:名称= DIFF_HSTL_II_18,VREF = NR,VCCO = 1.80,TERM = NONE,DIR = OUTPUT,DRIVE_STR = NR >我不明 ...
  • 回答了问题 2020-7-14 14:07

    使用提供的UCF文件用于KC705评估板的问题如何解决

    >“在HP库中使用LVDS IOSTANDARD时,请确保DIFF_TERM = False - >确保差分信号在外部终止!“ 仅在VCCO为1.5V时才需要这样做。 如果VCCO为1.8V,则可以使用内部差分端接。 ------您是否尝试在Google中输入问题? 如 ...
  • 回答了问题 2020-7-14 09:56

    如何在IBIS文件中配置SSTL135 DCI阻抗

    我认为这可能是最初的v1.1版本和最新的v2.0版本之间的问题,但是这个模型肯定存在于kintex7.ibs文件中,所以请再试一次。 | | ************************************************* *********************** | 型号S ...
  • 回答了问题 2020-7-13 06:45

    bsdl文件的xc7V压缩存档找不到与FPGA完全匹配的产品是为什么?

    BSDL文件不依赖于设备的速度等级或温度等级。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com ...
  • 回答了问题 2020-6-19 11:02

    电源问题 - 结温超过V707怎么办

    为每个设计设置时序约束是非常重要的,因为没有时间限制,布局和布线工具将在设计上进行简单的快速通过然后停止。 这将导致设计通常由于您提供给FPGA的时钟的实际时序违规而无法工作。 ------您是否尝试在Google中输 ...
  • 回答了问题 2020-6-19 10:35

    电源问题 - 结温超过V707怎么办

    该设备不可能需要500W或6000W的功率,因此功率计算必然会发生奇怪的事情。 您能否发布电力报告的内容? 在Vivado中,选择底部的“报告”选项卡,然后选择“路径设计”下的“电源报告”。 要么将其作为文件附加到您的 ...
  • 回答了问题 2020-6-18 15:11

    在Virtex-5/6 GTP / GTX收发器中如何实现JTAG

    标准IEEE 1149.1 JTAG实现不能与串行收发器一起使用,但有一个称为IEEE 1149.6或AC-JTAG的配套标准。 Virtex-5未实现此标准,但Virtex-6 GTX和GTH收发器支持此功能。 ------您是否尝试在Google中输入问题? 如果没有 ...
  • 回答了问题 2020-6-18 14:43

    如何将GTH收发器实例化

    你可以一遍又一遍地重复使用它。 ------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 在原帖中查看解决方案 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部