新手入门的简单小例子-05-重制版01 - FPGA开发者技术社区 - 电子技术论坛 - 广受欢迎的专业电子论坛
分享 收藏 返回

商周 关注 私信
[文章]

新手入门的简单小例子-05-重制版01

准备基于FPGA使用verilog HDL设计一个数字时钟，时间24小时、60分钟、60秒钟的计数，对应完成后的block图如下：
整体图.png

之前的版本，实现了基础的自动计时功能，但是调时功能存在问题，所以就进行了重构；

更多回帖

我也要说两句 回帖

相关经验

×
发帖