安路科技
登录
直播中
建立建利12
9年用户
1453经验值
擅长:可编程逻辑 嵌入式技术
私信
关注
[问答]
请问时序约束文件SDC支持哪些约束?
开启该帖子的消息推送
时序约束
SDC
时序约束文件SDC支持哪些约束?
回帖
(1)
席连施
2023-8-11 15:13:25
SDC主要约束时钟信号、输入输出延时,伪路径约束等,图形界面下列出来的约束项TD软件都支持。
具体可参考TD软件附带的软件手册里时序约束章节。
SDC主要约束时钟信号、输入输出延时,伪路径约束等,图形界面下列出来的约束项TD软件都支持。
具体可参考TD软件附带的软件手册里时序约束章节。
举报
更多回帖
rotate(-90deg);
回复
相关问答
时序约束
SDC
关于
时序
约束
,该怎么开始?
2016-08-12
11481
FPGA的reset信号需要加什么
SDC
约束
呢?
2023-04-23
2292
请教
时序
约束
的方法
2012-07-04
3513
关于
时序
约束
的
文件
2014-07-17
2977
Spartan-3 DCM需要哪些
时序
分析
约束
?
2019-08-02
1820
对哪些信号需要进行FPGA
时序
上的
约束
啊?
2023-04-23
2478
时序
约束
会影响乘法器的位宽吗?
2013-09-11
3403
求
时序
约束
设置
2017-04-11
2966
请教
时序
约束
中offset问题
2017-04-27
3961
请问
物理
约束
文件
ADC可做哪些
约束
?
2023-08-11
495
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分