谢谢Gabor,
只是最后一个问题。
如果我设置为不使用输出缓冲区,则向导将插入CLKFB_IN和CLKFB_OUT端口。
我如何使用这些端口?
我想CLKFB_IN应该是BUFG的输出,其输入是selectedMUX输出时钟。
UA_BUFG_inst:BUFG端口映射(O => UA_CLK,I => iUA_CLK);
UDIVA_INST:u_a_divport map(CLK_IN1 => iUCLK,CLKFB_IN => UA_CLK,CLK_OUT1 => UDIVA2,CLK_OUT2 => UDIVA3,CLK_OUT3 => UDIVA4,CLK_OUT4 => UDIVA5,CLK_OUT5 => KCK1A,CLKFB_OUT =>打开,RESET => UADIVA_RST)
;
iUA_CLKUDIVA4当CW12(6 downto 4)=“001”elseUDIVA3时CW12(6 downto 4)=“010”elseUDIVA2当CW12(6 downto 4)=“011”elseiUCLK当CW12(6 downto 4)=“100”elseiIOCLK当CW12(6)
downto 4)=“101”elseiWCLK当CW12(6 downto 4)=“110”elseiFCLK当CW12(6 downto 4)=“111”;
或者我可能需要直接将CLKKB_OUT连接到CLKFB_IN?
提前致谢。
文森佐
谢谢Gabor,
只是最后一个问题。
如果我设置为不使用输出缓冲区,则向导将插入CLKFB_IN和CLKFB_OUT端口。
我如何使用这些端口?
我想CLKFB_IN应该是BUFG的输出,其输入是selectedMUX输出时钟。
UA_BUFG_inst:BUFG端口映射(O => UA_CLK,I => iUA_CLK);
UDIVA_INST:u_a_divport map(CLK_IN1 => iUCLK,CLKFB_IN => UA_CLK,CLK_OUT1 => UDIVA2,CLK_OUT2 => UDIVA3,CLK_OUT3 => UDIVA4,CLK_OUT4 => UDIVA5,CLK_OUT5 => KCK1A,CLKFB_OUT =>打开,RESET => UADIVA_RST)
;
iUA_CLKUDIVA4当CW12(6 downto 4)=“001”elseUDIVA3时CW12(6 downto 4)=“010”elseUDIVA2当CW12(6 downto 4)=“011”elseiUCLK当CW12(6 downto 4)=“100”elseiIOCLK当CW12(6)
downto 4)=“101”elseiWCLK当CW12(6 downto 4)=“110”elseiFCLK当CW12(6 downto 4)=“111”;
或者我可能需要直接将CLKKB_OUT连接到CLKFB_IN?
提前致谢。
文森佐
举报