为什么CClk幅度很低？

为什么CClk幅度很低？
它工作在1Mhz频率和幅度高1.1 V !!!!!
我不使用终止，而FPGA是xc6slx75。
我的董事会是正确和干净的。
cclk（fpga输出）仅连接到xcf32p clk引脚！
为什么???????



以下为原文

Why CClk amplitude is very low ? it work in 1Mhz frequency and amplitude high 1.1 v !!!!! i dont use termination and fpga is xc6slx75 .
my board is correct and clean .
cclk ( fpga output ) connect to xcf32p clk pin only !
why ???????