无法高速使用IDDR2

模块serdes（data_in，data_in_b，clk_fast，clk_fast_b，reset，data_pos，data_neg）;
输入data_in，data_in_b，clk_fast，clk_fast_b，reset;
输出data_pos，data_neg;
IBUFDS data_IBUFDS（.O（serdes_in）， 
.I（data_in）， 
.IB（data_in_b））;
IDDR2＃（ 
//以下参数指定行为 
//组件。 
.DDR_ALIGNMENT（“C0”），//设置输出对齐 
//到“无”，“C0”或“C1” 
.INIT_Q0（1'b0），//设置Q0的初始状态 
//输出到1'b0或1'b1 
.INIT_Q1（1'b0），//设置Q1的初始状态 
//输出到1'b0或1'b1 
.SRTYPE（“ASYNC”）//指定“SYNC”或“ASYNC” 
//设置/重置
）teh_IDDR2（ 
.Q0（data_pos），//用C0时钟捕获的1位输出 
.Q1（data_neg），//用C1时钟捕获的1位输出 
.C0（clk_fast），// 1位时钟输入 
.C1（clk_fast_b），// 1位时钟输入 
.CE（1'b1），// 1位时钟使能输入 
.D（serdes_in），// 1位DDR数据输入 
.R（复位），// 1位复位输入 
.S（1'b0）// 1位置位输入
）;
clk_fast和clk_fast_b是DCM的CLKFX和CLKFX_180输出

如果我将DCM输出缩小到以下为原文

 
module serdes(data_in, data_in_b, clk_fast, clk_fast_b, reset, data_pos, data_neg);input data_in, data_in_b, clk_fast, clk_fast_b, reset;output data_pos, data_neg;IBUFDS data_IBUFDS (.O (serdes_in),                      .I (data_in),                      .IB (data_in_b)); IDDR2 #(   // The following parameters specify the behavior   // of the component.   .DDR_ALIGNMENT("C0"), // Sets output alignment                            // to "NONE", "C0" or "C1"   .INIT_Q0(1'b0), // Sets initial state of the Q0                     //   output to 1'b0 or 1'b1   .INIT_Q1(1'b0), // Sets initial state of the Q1                    //   output to 1'b0 or 1'b1   .SRTYPE("ASYNC") // Specifies "SYNC" or "ASYNC"                    //   set/reset ) teh_IDDR2 (   .Q0(data_pos), // 1-bit output captured with C0 clock   .Q1(data_neg), // 1-bit output captured with C1 clock   .C0(clk_fast), // 1-bit clock input   .C1(clk_fast_b), // 1-bit clock input   .CE(1'b1), // 1-bit clock enable input   .D(serdes_in),   // 1-bit DDR data input    .R(reset),   // 1-bit reset input   .S(1'b0)    // 1-bit set input);clk_fast and clk_fast_b are the CLKFX and CLKFX_180 outputs from the DCM
 
If I scale the DCM outputs down to <55MHz, everything seems to work okay, but for my project I need to clock in data at a much higher rate.