[问答]

Verilog语言module调用变量

6610

问答对人有帮助，内容完整，我也想知道答案 0 如何在一个module中调用另一个module中的reg变量，是否可以调用wire变量？ 0 奖励5积分
2016-8-4 11:39:13　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报 madboy 相关推荐 • verilog中函数function 中的变量可以和调用模块的变量重名吗 5679 • verilog 不同的module之间信号连不上 4471 • Verilog语言 3064 • Verilog HDL语言有什么优越性 2249 • System Verilog问题和语言参考手册规范 2905 • nTrace中的信号添加的nWave中报路径错误（Verilog VHDL mix） 3786 • 请问VHDL语言和verilog语言有什么区别？ 2910 • 请问VHDL语言和verilog语言有什么区别？ 3919 • System Verilog常见问题及语言参考手册规范 5462 • verilog 语言 1818 1个回答

答案对人有帮助，有参考价值 0 一个module模块代表一个电路模块，你要使用module中的变量，为什么不写在同一个module模块中呢？为什么要调用？若你要调用的变量是作为模块的输出，那么可以被另一个模块作为输入来使用，也可以作为底层模块实例化后，被顶层模块所使用。若是这个变量只是作为模块的普通变量不输出出来，还要被另一个模块使用的话，我感觉不能吧。。。。最佳答案

2016-8-4 11:39:14 评论举报小胖不帅