完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
相关推荐
1个回答
|
|
首先要了解clock skew是怎么来的:clock skew的评估方式是---在这个时钟通路上所有器件的skew之和(除了负载);
假设一个100MHz时钟,一个晶振+1个buffer,那么总的skew是晶振的skew+buffer的skew。 这是个硬参数,若skew不满足,最好选用skew小的晶振和buffer |
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
434 浏览 0 评论
606 浏览 0 评论
891 浏览 0 评论
671 浏览 0 评论
在做基于fpga的数字示波器这个项目时,我用的是vivado平台,遇到了显示相关的问题。
1652 浏览 1 评论
3007 浏览 69 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-23 11:27 , Processed in 0.555158 second(s), Total 72, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191