[经验]

vhdl数字时钟设计

2976

问答对人有帮助，内容完整，我也想知道答案 0 https://bbs.elecfans.com/forum.php?mod=attachment&aid=Mjk4NDY4fDRjMTczMTU4Y2ZhODhiMzU2YWMyNDQxZWY2MzIzYjVkfDE3MzE5MzY5MDA%3D&request=yes&_f=.pdf Ⅰ 用VHDL设计数字系统实例.pdf (561.21 KB, 下载次数: 57 ) 1 已退回1积分
2015-11-14 22:03:18　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报赵训波相关推荐 • 求数字设计和vhdl的好书 550 • 如何设置IO时钟接口的VHDL？ 1949 • 如何采用VHDL实现全数字锁相环电路的设计？ 1980 • 如何实现基于VHDL语言的全数字锁相环？ 2913 • 基于vhdl数字频率计 1873 • 基于VHDL语言含秒表数字钟仿真和引脚设置 3064 • 如何在vhdl中实现时钟倍频？ 5882 • 请问怎样去设计一种基于VHDL语言的数字频率计 1031 • 怎么实现AC-Link数字音频VHDL编/解码的FPGA设计？ 879 • 基于FPGA设计的数字时钟 1839 2个回答