完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，我想使用IO时钟接口对输入中的串行信号进行过采样。
然后，该信号将由vhdl编程逻辑与全局时钟一起使用。 我希望使用IO时钟以更高的频率对这些输入数据进行采样，而不是全局时钟提供的数据，但我找不到任何关于如何设置IO时钟接口的VHDL示例。我读过的文档是GB382， UG380和UG381。请引导我抛出我可能错过的任何文档或VHDL示例。 我正在使用斯巴达6速度-2。 非常感谢你的帮助！ 
0
|
|
相关推荐
2个回答
|
|
|
你能提供更多细节吗，比如你想要运行的时钟速度，数据流的序列化因子，接口的宽度？
时钟和数据的关系？ -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
感谢您的回答。我希望对输入位进行采样，这些位在一个引脚上串行到达，并由VHDL中描述的UART处理，频率为500MHz。
由于我设置的参数我不能用全局时钟超过40MHz，我想用i4时钟驱动全局时钟，似乎有可能但是我找不到任何关于它的代码。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2424 浏览 7 评论
2825 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1209浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1971
评论
淘帖
684
