完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
691
|
|
|
相关推荐
4个回答
|
|
|
C，
一本书是Chu的“VHDL实例的FPGA原型”。 有很多可供选择。 你做出的任何选择可能都很好（我没有强烈的意见）。 其他资源使用VHDL标准，以及任何搜索引擎找到的示例，然后是您在Vivado中为您的设计生成的IP块（尽可能使用已经工作的块来减少所需的工作）。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
我有道格拉斯史密斯的“HDL芯片设计”硬封面。覆盖VHDL和Verilog.From那里，确保你得到你最喜欢的语言的IEEE更新.Verilog有语言的更新（有一些
那里的COOL东西值得知道）像HDL芯片设计这样的老书不能，因为标准不存在。（这就像C和C已经有标准更新后的“C编程语言”一样。）好 参考资料。 |
|
|
|
|
|
|
|
|
|
|
|
嗨@ calibroflower，
除了上面我们专家提到的优秀资源外，您还可以参考“Volnei A. Pedroni的VHDL电路设计和仿真”这本书。 完成一些阅读后，可以参考Xilinx的“HDL编码技术”视频：https：//www.xilinx.com/video/hardware/basic-hdl-coding-techniques.html 和UG901的第6章第61页：https：//www.xilinx.com/support/documentation/sw_manuals/xilinx2017_1/ug901-vivado-synthesis.pdf。 问候，Prathik ----------------------------------------------- ------------------------------------------------请注明 帖子作为答案“接受为解决方案”，以防它有助于解决您的查询。帮助回答 - >给予赞誉------------------------- -------------------------------------------------- -------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
3118 浏览 7 评论
3407 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2873 浏览 9 评论
3966 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
3057 浏览 15 评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
1325浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
1167浏览 1评论
/9 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
9960
