TM320DM642使用McBSP配置成SPI Master传输数据出错。麻烦各位大侠！

与从机单独发送或者接收一切OK，但是主机发送完毕再接收数据后接收到的数据帧右移了两个字节，同样的主机先接收完毕再发送时从机接收到的数据左移两个字节。DSP的SPI 主机模式配置如下：
static MCBSP_Config ConfigSPI =
{
        MCBSP_SPCR_RMK         //Serial Port Control Register (SPCR)
        (
                MCBSP_SPCR_FREE_DEFAULT,                 // Serial clock free running mode(FREE)
                MCBSP_SPCR_SOFT_DEFAULT,                 // Serial clock emulation mode(SOFT)
                MCBSP_SPCR_FRST_DEFAULT,                 // Frame sync generator reset(FRST)
                MCBSP_SPCR_GRST_DEFAULT,                 // Sample rate generator reset(GRST)
                MCBSP_SPCR_XINTM_DEFAULT,                 // Transmit interrupt mode(XINTM)
                MCBSP_SPCR_XSYNCERR_DEFAULT,                // Transmit synchronization error
                MCBSP_SPCR_XRST_DEFAULT,                 // Transmitter reset(XRST)
                MCBSP_SPCR_DLB_DEFAULT,                   // Digital loopback(DLB) mode
                MCBSP_SPCR_RJUST_LZF,                // Left-justify and zero-fill LSBs in DRR
                MCBSP_SPCR_CLKSTP_NODELAY,         // Clock stop(CLKSTP) mode
                MCBSP_SPCR_DXENA_OFF,                 // DX Enabler(DXENA) -Extra delay for
                                                                        //   DX turn-on time.
                MCBSP_SPCR_RINTM_DEFAULT,                 // Receive interrupt(RINT) mode
                MCBSP_SPCR_RSYNCERR_DEFAULT,         // Receive synchronization error(RSYNCERR)
                MCBSP_SPCR_RRST_DEFAULT                 // Receiver reset(RRST)
        ),

        MCBSP_RCR_RMK        // Receive Control Register (RCR)
        (
                MCBSP_RCR_RPHASE_SINGLE,         // Receive phases
                MCBSP_RCR_RFRLEN2_DEFAULT,         // Receive frame length
                                                                        //   in phase 2(RFRLEN2)
                MCBSP_RCR_RWDLEN2_DEFAULT,        // Receive element length
                                                                        //   in phase 2(RWDLEN2)
                MCBSP_RCR_RCOMPAND_DEFAULT,                // Receive companding mode (RCOMPAND)
                MCBSP_RCR_RFIG_NO,                 // Receive frame ignore(RFIG)
                MCBSP_RCR_RDATDLY_1BIT,                // Receive data delay(RDATDLY)
                MCBSP_RCR_RFRLEN1_DEFAULT,         // Receive frame length
                                                                        //   in phase 1(RFRLEN1)
                MCBSP_RCR_RWDLEN1_8BIT,        // Receive element length
                                                                        //   in phase 1(RWDLEN1)
                MCBSP_RCR_RWDREVRS_DISABLE        // Receive 32-bit bit reversal
                                                                        //   feature.(RWDREVRS)
        ),

        MCBSP_XCR_RMK        //Transmit Control Register (XCR)
        (
                MCBSP_XCR_XPHASE_SINGLE,        // Transmit phases
                MCBSP_XCR_XFRLEN2_DEFAULT,        // Transmit frame length
                                                                        //   in phase 2(XFRLEN2)
                MCBSP_XCR_XWDLEN2_DEFAULT,         // Transmit element length
                                                                         //   in phase 2
                MCBSP_XCR_XCOMPAND_DEFAULT,         // Transmit companding mode(XCOMPAND)
                MCBSP_XCR_XFIG_DEFAULT,                 // Transmit frame ignore(XFIG)
                MCBSP_XCR_XDATDLY_1BIT,         // Transmit data delay(XDATDLY)
                MCBSP_XCR_XFRLEN1_DEFAULT,         // Transmit frame length
                                                                        //   in phase 1(XFRLEN1)
                MCBSP_XCR_XWDLEN1_8BIT,         // Transmit element length
                                                                        //   in phase 1(XWDLEN1)
                MCBSP_XCR_XWDREVRS_DISABLE         // Transmit 32-bit bit reversal feature
        ),

        MCBSP_SRGR_RMK        //serial port sample rate generator register(SRGR)
        (
                MCBSP_SRGR_GSYNC_FREE,                // Sample rate generator clock
                                                                        //   synchronization(GSYNC).
                MCBSP_SRGR_CLKSP_RISING,        // CLKS polarity clock edge select(CLKSP)
                MCBSP_SRGR_CLKSM_INTERNAL,        // MCBSP sample rate generator clock
                                                                         //   mode(CLKSM)
                MCBSP_SRGR_FSGM_DEFAULT,        // Sample rate generator transmit frame
                                                                         //   synchronization
                MCBSP_SRGR_FPER_DEFAULT,                // Frame period(FPER)
                MCBSP_SRGR_FWID_DEFAULT,                // Frame width(FWID)
                MCBSP_SRGR_CLKGDV_OF(15)        // Sample rate generator clock
                                                                         //   divider(CLKGDV)
        ),

        MCBSP_MCR_DEFAULT,                                 // Using default value of MCR register
        MCBSP_RCERE0_DEFAULT,                        // Using default value of RCERE registers
        MCBSP_RCERE1_DEFAULT,
        MCBSP_RCERE2_DEFAULT,
        MCBSP_RCERE3_DEFAULT,
        MCBSP_XCERE0_DEFAULT,                        // Using default value of XCERE registers
        MCBSP_XCERE1_DEFAULT,
        MCBSP_XCERE2_DEFAULT,
        MCBSP_XCERE3_DEFAULT,

        MCBSP_PCR_RMK        //serial port pin control register(PCR)
        (
                MCBSP_PCR_XIOEN_SP,                 // Transmitter in general-purpose I/O mode
                MCBSP_PCR_RIOEN_SP,                 // Receiver in general-purpose I/O mode
                MCBSP_PCR_FSXM_INTERNAL,         // Transmit frame synchronization mode
                MCBSP_PCR_FSRM_EXTERNAL,         // Receive frame synchronization mode
                MCBSP_PCR_CLKXM_OUTPUT,         // Transmitter clock mode (CLKXM)
                MCBSP_PCR_CLKRM_INPUT,                 // Receiver clock mode (CLKRM)
                MCBSP_PCR_CLKSSTAT_0,                 // CLKS pin status(CLKSSTAT)
                MCBSP_PCR_DXSTAT_0,                   // DX pin status(DXSTAT)
                MCBSP_PCR_FSXP_ACTIVELOW,         // Transmit frame synchronization polarity(FSXP)
                MCBSP_PCR_FSRP_ACTIVEHIGH,         // Receive frame synchronization polarity(FSRP)
                MCBSP_PCR_CLKXP_RISING,         // Transmit clock polarity(CLKXP)
                MCBSP_PCR_CLKRP_FALLING         // Receive clock polarity(CLKRP)
        )
};