完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
` VGA驱动接口时序设计之5建立和保持时间计算 本文节选自特权同学的图书《FPGA设计实战演练(逻辑篇)》 配套例程下载链接:http://pan.baidu.com/s/1pJ5bCtt 在我们的应用中,仿照官方的分析方法,我们也同样可以得到set output delay的计算公式。可以把实例的寄存器路径模型关键参数标注如图8.33所示。(特权同学,版权所有) ![]() 图8.33 reg2pin寄存器模型 而对于的output delay计算公式如下: output delay max = TdPCB_max + Tsu +(0 - Tc2r_max) output delay min = Tdpcb_min – Th +(0 - Tc2r_min) 关于PCB的延时,我们可以看看SF-CY3核心板以及SF-VGA子板上的这部分时钟和数据走线。如图8.34所示,在SF-CY3核心板上,lcd_clk信号的走线约为21.4mm,而其他数据总线的延时在17.3mm~34.0mm。(特权同学,版权所有) ![]() 图8.34 SF-CY3板上各信号走线 在SF-VGA子板上,我们看到lcd_clk的走线约为23.7mm+5.0mm(匹配电阻的另一端,图中未显示数值)=28.7mm,而数据总线长度在16.0mm~28.9mm。(特权同学,版权所有) 图8.35 SF-VGA板上各信号走线 结合两个板子的走线延时,我们可以计算出时钟信号lcd_clk的走线总长约为50.3mm,数据总线的总长约为33.3mm~62.9mm。根据0.17ns/25.4mm的PCB走线延时进行换算可以得到,lcd_clk的走线延时约为0.34ns,而数据总线的延时约为0.22ns~0.42ns。(特权同学,版权所有) 把我们的参数套进去,我们先不计算时钟偏斜(包括PCB的走线延时)那部分的参数,可以得到: output max delay = 0.42ns + 0.2ns =0.62ns output min delay = 0.22ns – 1.5ns = -1.28ns ` ![]() |
|
相关推荐
1个回答
|
|
跟上版主的节奏 多谢分享
|
|
|
|
只有小组成员才能发言,加入小组>>
875个成员聚集在这个小组
加入小组4413 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2544 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4197 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5160 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5073 浏览 0 评论
1856浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-10 20:55 , Processed in 0.688515 second(s), Total 81, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191