完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
基于ise14.7
下面是一个时钟脉冲的Verilog程序,但是编译总是无法通过,检查也检查不出问题,求大神赐教!!! module clock_pulse( input wire inp, input wire cclk, input wire clr, output wire outp ); reg delay1; reg delay2; reg delay3; always@(posedge cclk or negedge clr) begin if(clr==1'b1) begin delay1<=0; delay2<=0; delay3<=0; end else begin delay1<=inp; delay2<=delay1; delay3<=delay2; end end assign outp=delay1 & delay2 & ~delay3;//产生时钟脉冲 endmodule 注: 编译时提示的错误是:ERROR:HDLCompiler:1128 - "E:ISE-FPGA Procedureclock_pulseclock_pulse.v" Line 41: Assignment under multiple single edges is not supported for synthesis 警告有: WARNING:HDLCompiler:462 - "E:ISE-FPGA Procedureclock_pulseclock_pulse.v" Line 33: if-condition does not match any sensitivity list edge WARNING:HDLCompiler:91 - "E:ISE-FPGA Procedureclock_pulseclock_pulse.v" Line 41: Signal WARNING:HDLCompiler:1499 - "E:ISE-FPGA Procedureclock_pulseclock_pulse.v" Line 21: Empty module |
|
相关推荐
3个回答
|
|
确实是被多个时钟沿驱动,这里不允许的情况下,你可以尝试将边沿触发改为电平触发
最佳答案
|
|
|
|
|
|
很明显你的异步复位没写对!改为if(clr==1’b0)就可以了
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
276 浏览 1 评论
222 浏览 0 评论
571 浏览 0 评论
1017 浏览 0 评论
基于matlab FPGA verilog的FIR滤波器设计
660 浏览 0 评论
3513 浏览 79 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-17 01:18 , Processed in 0.449002 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191