关于testbench连接模块的问题

4572

问答对人有帮助，内容完整，我也想知道答案 0 编了一个程序，用quartus调用modelsim的时候出现了下面的这个错误。。。Error: (vsim-3389) E:/project/test2/simulation/modelsim/hm.vt(53): Port 'counter' not found in the connected module (7th connection). 出问题的代码是这个位置： hm i1 ( .clk(clk), .data(data), .key(key), .pulse(pulse), .rst_n(rst_n), .clk_div(clk_div), .counter(counter) );//错误就指向了这一行。。。。请问这里有什么问题吗？各位大神。。。 always #10 clk=~clk; 0
2015-3-4 15:12:19　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答 2013crazy 该类别下有 11 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答举报小麦地相关推荐 • 关于testbench的问题，请教大家 3457 • 怎样在Verilog写的testbench测试VHDL模块?? 7731 • testbench编写基本结构 5742 • 【verilog每日一练】testbench编写基本结构 1797 • 关于quartusII的模块仿真问题 3463 • testbench设置的问题 3284 • testbench 的问题 2963 • testbench中的差分时钟 13002 • Modesim仿真：仿真系统提出太少端口警告，被调用模块无相应的输入怎么破？ 5338 • testbench设置问题 2199 2个回答

答案对人有帮助，有参考价值 0 你先确认一下你的counter是输入还是输出，还是中间量用来计数，如果不是输入也不是输出，你把它放到引用里做什么啊？在testbench里引用程序，那个括号里都是输入输出啊，

2015-3-4 15:12:49 评论举报绝代双骄

答案对人有帮助，有参考价值 0 可能的错误：1、错误是在你链接的模块中的输入输出接口没有counter这个接口； 2、你再testbench中没有声明counter这个接口。

2015-3-4 22:47:54 评论举报华电小哥