[问答]

testbench设置的问题

3036 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 本帖最后由平漂流于 2017-5-21 11:09 编辑如图，看Verilog仿真视频教程里面，在testbench设置时候，直接复制“blocking_vlg_tst”到top level module in test bench，在testbench name里面就自动生成“blocking_vlg_tst”，然后别人就把testbench name改成“blocking”。后来我在仿真的时候，没有更改testbench name直接是“blocking_vlg_tst”，居然也可以仿真出来，所以想问一下，到底要不要改这个testbench name。。。。我的工程名是blocking，文件是blocking.v 0 testbench的设置.jpg (33.99 KB, 下载次数: 15)
2017-5-21 11:04:04　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报平漂流相关推荐 • testbench设置问题 2065 • 怎么给vhdl的testbench指导文件？ 2909 • testbench编写基本结构 5524 • Verilog testbench问题求助 4432 • testbench 的问题 2800 • testbench中的差分时钟 12599 • 怎样在Verilog写的testbench测试VHDL模块?? 7368 • 新人求助，请问AD转换的testbench怎么写？ 5954 • 【verilog每日一练】testbench编写基本结构 1346 • FFT的testbench文件 3089 1个回答

答案对人有帮助，有参考价值 0 可以不用改吧，工程名跟写的源程序文件名可以不相同，而写的Testbench name 一般命名是文件名_testbench即可，比如文件名为blocking ,testbench name 命名为blocking_testbench，其实他就是个名字而已，可以随便写的，个人理解

2017-5-23 09:27:27 评论举报 youwozuozhujun